Virtex (FPGA)

La familia Virtex-E se presentó en septiembre de 1999 con una  tecnología de proceso de 180 nm. ^{[ 14 ]} Virtex-E incluye un dispositivo de puerta de sistema de dos millones y admite el doble de densidad de puertas de sistema y tiene un rendimiento de E/S un 50 por ciento superior al de las FPGA Virtex originales. ^{[ 14 ] [ 15 ]}

Xilinx presentó la familia Virtex-II en enero de 2001 con  tecnología de proceso de 150 nm ^{[ 14 ]} y la familia Virtex-II Pro en marzo de 2002 con tecnología de proceso de 90 nm ^{[ 16 ]}  . Las familias Virtex-II y Virtex-II Pro se consideran dispositivos heredados y no se recomienda su uso en nuevos diseños, aunque Xilinx todavía las produce para diseños existentes.

La familia Virtex-4 se considera de dispositivos obsoletos y no se recomienda su uso en nuevos diseños, aunque Xilinx sigue fabricándolos para diseños ya existentes.

La familia Virtex-4 se presentó en junio de 2004 con  tecnología de proceso de 90 nm. ^{[ 17 ] [ 18 ]} Los FPGA Virtex-4 se han utilizado para ALICE (A Large Ion Collider Experiment) en el laboratorio europeo del CERN en la frontera franco - suiza para mapear y desenredar las trayectorias de miles de partículas subatómicas . ^{[ 19 ]}

La familia Virtex-5 se presentó en mayo de 2006 con  tecnología de proceso de 65 nm. ^{[ 20 ]} Los modelos Virtex-5 LX y LXT están diseñados para aplicaciones con uso intensivo de lógica, mientras que el Virtex-5 SXT está destinado a aplicaciones DSP. ^{[ 21 ]} Con el Virtex-5, Xilinx cambió la estructura lógica de LUTs de cuatro entradas a LUTs de seis entradas. Debido a la creciente complejidad de las funciones lógicas combinacionales requeridas por los diseños SoC, el porcentaje de rutas combinacionales que requerían múltiples LUTs de cuatro entradas se había convertido en un cuello de botella en el rendimiento y el enrutamiento. La nueva LUT de seis entradas representó una compensación entre un mejor manejo de funciones combinacionales cada vez más complejas y una reducción en el número absoluto de LUTs por dispositivo. La serie Virtex-5 es un  diseño de 65 nm fabricado  con tecnología de proceso de triple óxido de 1,0 V. ^{[ 22 ] [ 23 ]}

La familia Virtex-6 se presentó en febrero de 2009 con una  tecnología de proceso de 40 nm para sistemas electrónicos de computación intensiva, ^{[ 24 ]} y la empresa afirma que consume un 15 por ciento menos de energía y tiene un rendimiento un 15 por ciento superior al de  las FPGA de 40 nm de la competencia. ^{[ 25 ]}

La familia Virtex-7 se presentó en junio de 2010 con una  tecnología de proceso de 28 nm, ^{[ 26 ]} y se informa que ofrece una mejora del rendimiento del sistema del doble con un 50 % menos de energía en comparación con los dispositivos Virtex-6 de la generación anterior. ^{[ 27 ]} Además, Virtex-7 duplica el ancho de banda de la memoria en comparación con las FPGA Virtex de la generación anterior con  un rendimiento de interfaz de memoria de 1866 Mbit/s y más de dos millones de celdas lógicas. ^{[ 28 ] [ 29 ]}

En 2011, Xilinx comenzó a enviar cantidades de muestra del FPGA Virtex-7 2000T, que combina cuatro FPGA más pequeños en un solo paquete al colocarlos en una almohadilla de interconexión de silicio especial (llamada interposer) para ofrecer 6.8 mil millones de transistores en un solo chip grande. El interposer proporciona 10 000 rutas de datos entre los FPGA individuales  , aproximadamente de 10 a 100 veces más de lo que normalmente estaría disponible en una placa  , para crear un solo FPGA. ^{[ 30 ] [ 31 ] [ 32 ]} En 2012, utilizando la misma tecnología 3D, Xilinx introdujo los envíos iniciales de su FPGA Virtex-7 H580T, un dispositivo heterogéneo, llamado así porque comprende dos chips FPGA y un chip transceptor de 8 canales de 28  Gbit/s en el mismo paquete. ^{[ 33 ]}

A medida que Xilinx introdujo nuevos FPGA 3D de alta capacidad, incluidos los productos Virtex-7 2000T y Virtex-7 H580T, estos dispositivos comenzaron a superar la capacidad del software de diseño de Xilinx, lo que llevó a la empresa a rediseñar por completo su conjunto de herramientas. El resultado fue la introducción de Vivado Design Suite , que reduce el tiempo necesario para el diseño de lógica programable y E/S, y acelera la integración e implementación de sistemas en comparación con el software anterior. ^{[ 4 ] [ 34 ]}

La familia Virtex UltraScale se presentó en mayo de 2014 con una  tecnología de proceso de 20 nm. ^{[ 35 ] [ 36 ]} UltraScale es un "FPGA 3D" que contiene hasta 4,4 millones de celdas lógicas y utiliza hasta un 45 % menos de energía en comparación con las generaciones anteriores, y hasta un 50 % menos de costo de lista de materiales (BOM). ^{[ 37 ]}

La familia Virtex UltraScale+ se presentó en enero de 2016 con una  tecnología de proceso de 16 nm. ^{[ 38 ]}

Las familias de FPGA Virtex-II Pro, Virtex-4, Virtex-5 y Virtex-6, que incluyen hasta dos núcleos IBM PowerPC integrados , están dirigidas a las necesidades de los diseñadores de sistemas en chip (SoC). ^{[ 39 ] [ 40 ] [ 41 ]}