proceso de 10 nm

En la fabricación de semiconductores , la Hoja de Ruta Tecnológica Internacional para Semiconductores (ITRS, por sus siglas en inglés) define el " proceso de 10 nanómetros " como el nodo tecnológico MOSFET que sigue al nodo de "14 nm" .

Desde al menos 1997, los "nodos de proceso" se han nombrado únicamente con fines de marketing y no tienen relación con las dimensiones del circuito integrado; ^{[ 1 ]} ni la longitud de la puerta, ni el paso del metal ni el paso de la puerta en un dispositivo de "10 nm" son de diez nanómetros. ^{[ 2 ] [ 3 ] [ 4 ]} Por ejemplo, los procesos de " 7 nm " de GlobalFoundries son dimensionalmente similares al proceso de "10 nm" de Intel . ^{[ 5 ]} Los procesos de "10 nm" de TSMC y Samsung se encuentran en algún punto entre los procesos de "14 nm" y "10 nm" de Intel en cuanto a densidad de transistores . La densidad de transistores (número de transistores por milímetro cuadrado) es más importante que el tamaño del transistor, ya que los transistores más pequeños ya no implican necesariamente un mejor rendimiento o un aumento en el número de transistores.    

Todos  los procesos de producción de "10 nm" se basan en la tecnología FinFET (transistor de efecto de campo de aleta), un tipo de tecnología MOSFET multigates que es una evolución no planar de la tecnología CMOS de silicio planar . Samsung comenzó la producción de chips de "clase de 10 nm" en 2013 para sus chips de memoria flash de celda multinivel (MLC) , seguidos de sus SoC que utilizan su proceso de 10 nm en 2016. TSMC comenzó la producción comercial de chips de "10 nm" en 2016, e Intel posteriormente comenzó la producción de chips de "10 nm" en 2018.    

La denominación original de este nodo tecnológico por parte del ITRS fue "11  nm". Según la edición de 2007 de la hoja de ruta, para el año 2022, se proyectaba que el paso medio (es decir, la mitad de la distancia entre características idénticas en una matriz) para una DRAM sería de 11 nm . 

En 2008, Pat Gelsinger , quien en ese momento se desempeñaba como Director de Tecnología de Intel, dijo que Intel veía un "camino claro" hacia el  nodo de "10 nm". ^{[ 6 ] [ 7 ]}

En 2011, Samsung anunció planes para introducir el  proceso de "10 nm" al año siguiente. ^{[ 8 ]}En 2012, Samsung anunció chips de memoria flash eMMC que se producen utilizando el proceso de "10 nm". ^{[ 9 ]} 

A partir de 2018, "10  nm" como se entendía generalmente solo estaba en producción de alto volumen en Samsung . GlobalFoundries había omitido "10  nm",Intel aún no había comenzado la producción de alto volumen de "10  nm" debido a problemas de rendimiento.y TSMC había considerado que "10  nm" era un nodo de corta duración, ^{[ 10 ]} dedicado principalmente a procesadores para Apple durante 2017-2018, pasando a " 7 nm " en 2018.

También conviene distinguir entre "10  nm" tal como lo comercializan las fundiciones y "10  nm" tal como lo comercializan las empresas de DRAM.

En abril de 2013, Samsung anunció que había comenzado la producción en masa de chips de memoria flash de celda multinivel (MLC) utilizando un proceso de "clase de 10 nm", que, según Tom's Hardware, Samsung definió como "un nodo de tecnología de proceso en algún lugar entre 10 nm y 20 nm". ^{[ 11 ]} El 17 de octubre de 2016, Samsung Electronics anunció la producción en masa de chips SoC a "10 nm". ^{[ 12 ]} El principal desafío anunciado de la tecnología en ese momento había sido el triple patrón para su capa metálica. ^{[ 13 ] [ 14 ]}  

TSMC comenzó la producción comercial de  chips de "10 nm" a principios de 2016, antes de pasar a la producción en masa a principios de 2017. ^{[ 15 ]}

El 21 de abril de 2017, Samsung comenzó a distribuir su teléfono inteligente Galaxy S8 , que utilizaba la versión de la compañía del  procesador de "10 nm". ^{[ 16 ]}El 12 de junio de 2017, Apple lanzó las tabletas iPad Pro de segunda generación equipadas con chips Apple A10X fabricados por TSMC mediante el  proceso FinFET de "10 nm". ^{[ 17 ]}

El 12 de septiembre de 2017, Apple anunció el Apple A11 , un sistema en un chip de 64 bits basado en ARM, fabricado por TSMC utilizando un  proceso FinFET de "10 nm", que contiene 4.300 millones de transistores en un chip de ^87,66  mm² .

En abril de 2018, Intel anunció un retraso en la producción en masa de  las CPU convencionales de "10 nm" hasta algún momento de 2019. ^{[ 18 ]} En julio, se aclaró aún más la fecha exacta, coincidiendo con la temporada navideña. ^{[ 19 ]} Sin embargo, mientras tanto, lanzaron un  chip móvil de "10 nm" de bajo consumo, aunque exclusivo para el mercado chino y con gran parte del chip deshabilitado. ^{[ 20 ]}

En junio de 2018, en VLSI 2018, Samsung anunció sus procesos "11LPP" y "8LPP". El "11LPP" era un híbrido basado en la tecnología de "14  nm" y "10  nm" de Samsung. El "11LPP" se basaba en su  BEOL de "10 nm", no en su  BEOL de "20 nm" como el "14LPP". El "8LPP" se basaba en el proceso "10LPP". ^{[ 21 ] [ 22 ]}

Nvidia lanzó sus GPU GeForce serie 30 en septiembre de 2020. En ese momento, se fabricaban con una versión personalizada del  proceso de "8 nm" de Samsung, llamada "Samsung 8N", con una densidad de transistores de 44,56 millones de transistores por ^mm² . ^{[ 23 ] [ 24 ]}

En la industria de las memorias DRAM,  se suele usar el término "clase de 10 nm", que generalmente se refiere a la mitad del paso del área activa. Las estructuras de fundición de "10 nm" suelen ser mucho más grandes. 

Generalmente, la "  clase de 10 nm" se refiere a la DRAM con un  tamaño de característica de 10-19 nm, y se introdujo por primera vez alrededor de 2016. A partir de 2020, había tres generaciones de  DRAM de "clase de 10 nm"  : 1x  nm (19-17  nm, Gen1); 1y  nm (16-14  nm, Gen2); y 1z  nm (13-11  nm, Gen3). ^{[ 43 ]} La DRAM "1z" de tercera generación fue introducida por primera vez alrededor de 2019 por Samsung , y se afirmó inicialmente que se produciría utilizando litografía ArF sin el uso de litografía EUV; ^{[ 44 ] [ 45 ]} la producción posterior sí utilizó litografía EUV. ^{[ 46 ]}

Más allá de 1z, Samsung denominó a su siguiente nodo (  DRAM de cuarta generación "clase de 10 nm")  : "D1a" (que en ese momento se esperaba que se produjera en 2021), y más allá de eso "D1b" (que en ese momento se esperaba que se produjera en 2022).; mientras que Micron se referíaa los "nodos" sucesivos como "D1α" y "D1β". ^{[ 47 ]} Micron anunció el envío en volumen de DRAM de clase 1α a principios de 2021. ^{[ 48 ]}