Motorola 68020

Cuando se diseñó el Motorola 68000 , los servicios de diseño y fabricación de Motorola estaban obsoletos. Si bien incluso pequeñas empresas como MOS Technology y Zilog habían adoptado la lógica NMOS de modo de agotamiento de puerta de silicio en obleas cada vez más grandes , Motorola seguía utilizando puertas metálicas y modo de enriquecimiento, y su mayor fábrica trabajaba con obleas de 4 pulgadas mucho después de que la mayoría de las líneas de producción hubieran migrado a obleas de 5 pulgadas. Aunque el 68000 cumplió con el objetivo de ser la CPU más rápida disponible en el momento de su lanzamiento, no era ni de lejos tan potente como podría haber sido si se hubiera diseñado con técnicas más modernas. ^{[ 3 ]}

Durante el desarrollo del 68000, la empresa colaboró ​​con Hitachi en su tecnología de procesos y, como parte de este proyecto, inauguró una nueva fábrica, la MOS-8, que utilizaba obleas de 5 pulgadas y el último proceso HMOS con licencia de Intel . Esta línea era capaz de fabricar con todas las nuevas técnicas, pero el 68000 siguió adelante con el diseño anterior, ya que estaban seguros de que funcionaría. La transición a las nuevas técnicas de diseño se pospuso hasta que el diseño estuviera en el mercado. ^{[ 4 ]} La conversión a las nuevas técnicas de diseño tuvo lugar durante el desarrollo del Motorola 68010 , una actualización relativamente menor del diseño original que añadió soporte básico para memoria virtual para el incipiente mercado de estaciones de trabajo Unix . ^{[ 5 ]}

Mientras se desarrollaba este proyecto, Motorola consultaba a sus clientes sobre sus preferencias para futuros desarrollos en la línea de productos. Todas las opiniones apuntaban a una implementación completamente de 32 bits. Quienes utilizaban el 68k en sistemas Unix también afirmaron que comprarían una unidad de coma flotante para cada una de sus máquinas si estuviera disponible. ^{[ 6 ]}

El 68000 original se diseñó como un sistema híbrido de 16/32 bits principalmente porque el número máximo de pines disponibles en los paquetes DIP ( dual inline package ) era de 64, e incluso con ese tamaño, el empaquetado de este tamaño era muy problemático. ^{[ 7 ]} Al reducir el número de pines de dirección a 24 y los pines de datos a solo 16, había suficientes pines libres para implementar todas las demás líneas necesarias, como interrupciones y fuentes de alimentación. El bus de direcciones de 24 pines significaba que la memoria solo podía ser de 16  MB en total, lo que en este punto se estaba convirtiendo en una limitación. El bus de datos de 16 bits significaba que leer una palabra de 32 bits de esa memoria requería dos ciclos de bus.

Un diseño con 32 pines para los buses de direcciones y datos permitiría acceder a los datos el doble de rápido, lo que aceleraría considerablemente la máquina incluso sin otros cambios. El uso de direccionamiento de 32 bits también simplificaría la implementación de la memoria virtual y permitiría más de 16  MB de memoria de acceso aleatorio . Sin embargo, esto requeriría un número total de pines mucho mayor. A principios de la década de 1980, limitaciones similares en todos los diseños de CPU modernos llevaron a la introducción de la matriz de pines (PGA) , que reemplazó al encapsulado DIP. Para el nuevo proyecto, Motorola seleccionó una disposición de 169 pines, lo que les brindó un amplio margen de maniobra. Finalmente, el diseño utilizó solo 114 de ellos.

Se desató un gran debate sobre cómo referirse al diseño subyacente del nuevo chip en los materiales de marketing. Técnicamente, el 020 estaba pasando del diseño lógico NMOS, de larga tradición, a un diseño CMOS , que requiere dos transistores por puerta lógica. El conocimiento general de la época sugería que el CMOS costaba cuatro veces más que el NMOS, y una parte importante del mercado creía que "CMOS es sinónimo de mala calidad". ^{[ 8 ]}

El diseño se completó en el verano de 1983 y se anunció en junio de 1984. ^{[ 9 ]} Este "superchip" fue una noticia importante en su momento, y el New York Times lo convirtió en noticia principal en su sección de negocios. El precio de lanzamiento se cotizó en $487 por unidad, aproximadamente el mismo que el 68000 cuando se lanzó en 1980, pero el 68000 ahora estaba disponible por alrededor de $15. Sin embargo, se entendía que pasaría algún tiempo antes de que las computadoras que usaran el nuevo chip estuvieran disponibles, ya que los diseños existentes tendrían que modificarse considerablemente para aprovechar su rendimiento. ^{[ 10 ]}

El anuncio provocó que los clientes de Motorola reclamaran el suministro. En ese momento, se hicieron evidentes graves problemas de abastecimiento. El diseño se había concebido para fabricarse en la misma fábrica MOS-8 que el 68000, aunque se introdujeron varios equipos nuevos para darle soporte. Para cuando se lanzó al público, el rendimiento del nuevo chip era cero. Es decir, por cada oblea enviada a través del proceso de múltiples etapas, no se produciría ningún chip funcional. ^{[ 11 ]}

Gary Johnson concluyó que el problema radicaba en el jefe de planta de MOS-8, Tom Felesi, y decidió reemplazarlo por Bill Walker, quien en ese momento dirigía la antigua fábrica de MOS-2. Walker llegó a la planta el 5 de julio de 1985 y descubrió que Johnson no se había molestado en informar a Felesi del cambio, lo que desencadenó una discusión. Finalmente, Johnson le comunicó a Felesi que esto era cierto. Walker recorrió entonces la planta y comprobó que se había convertido en lo que era esencialmente un laboratorio de investigación y desarrollo , no una línea de producción, con numerosas máquinas que no se utilizaban en ningún otro lugar. ^{[ 11 ]}

Un problema importante fue un nuevo equipo de un nuevo proveedor, Genus, que producía siliciuro de tungsteno . La máquina simplemente no funcionaba. Walker voló a California para reunirse con el director ejecutivo de Genus, quien no ofreció más que excusas. Finalmente, Walker golpeó la mesa con la mano, rompiendo la correa de su reloj, y exclamó: "¡Basta de excusas! ¡Quiero que esto se arregle ahora mismo, hoy mismo!". Genus se tomó la exigencia en serio y reparó la máquina. Posteriormente, el director ejecutivo le envió a Walker una nueva correa de reloj para conmemorar el evento. ^{[ 11 ]}

Mientras tanto, Walker implementó una nueva política en MOS-8 para mejorar la planta. Solía ​​convocar reuniones a las 6:30 a. m. Si las cosas no iban bien, las adelantaba a las 5:30 a. m., e incluso a las 4:30 a. m. Esto proporcionó un fuerte incentivo para poner en marcha la planta. Los problemas de producción se resolvieron pronto y las entregas en volumen comenzaron a finales de ese año. Para entonces, sus clientes de estaciones de trabajo ya habían desarrollado sistemas completos listos para usar la 020 y la nueva unidad de punto flotante, la Motorola 68881. Los sistemas estuvieron en el mercado solo cinco o seis meses después del anuncio de la 020. ^{[ 12 ]}

El diseño del sucesor del 020 comenzó casi de inmediato. Como parte de su trabajo continuo con Hitachi, el sistema de fabricación de Motorola finalmente se puso al día con la competencia, al igual que su flujo de trabajo de diseño interno. Esto les dio mucho más margen de maniobra, lo que permitió la adición de cachés de procesador más grandes, una unidad de gestión de memoria (MMU) integrada y otras características. El Motorola 68030 se anunció en septiembre de 1986, ^{[ 13 ]} y las entregas comenzarían el verano siguiente. Debido a los cambios en las líneas de producción, el nuevo 030 tendría un precio de lanzamiento más bajo que el 020.

Existían diferencias significativas entre el 68000 y el 020, especialmente en la interfaz de memoria de 32 bits. Esto obligaba a que los diseños de computadoras que la utilizaban fueran considerablemente diferentes de los modelos anteriores. En contraste, hubo pocos cambios entre el 020 y el 030, este último pudiendo utilizarse como reemplazo directo en muchas funciones. Por esta razón, los diseños que utilizaban el 030 aparecieron mucho más rápidamente después de su lanzamiento que los que utilizaban el 020. El primer Macintosh con el 020 fue el Macintosh II , lanzado en marzo de 1987, dos años después de que el 020 estuviera ampliamente disponible, ^{[ 14 ]} con envíos iniciales de bajo volumen que comenzaron dos meses después. ^{[ 15 ]} Tan solo dieciocho meses después, el Macintosh IIx lo reemplazó, utilizando el 030. Aunque funcionaba a la misma  velocidad de reloj de 16 MHz, el IIx ofrecía 3,9  MIPS en comparación con los 2,6 del II. ^{[ 16 ]}

El 68020 tiene una unidad aritmético-lógica (ALU) de 32 bits y buses de datos y direcciones externos de 32 bits. ^{[ 17 ]} Añade instrucciones adicionales y modos de direccionamiento adicionales. El 68020 (y el 68030) tiene una arquitectura de pipeline de tres etapas. Aunque el 68010 tenía un "modo de bucle", que aceleraba los bucles a través de lo que era en la práctica una pequeña caché de instrucciones, esta solo almacenaba dos instrucciones cortas y, por lo tanto, se usaba poco. El 68020 reemplazó esto con una caché de instrucciones de 256 bytes, siendo el primer procesador de la serie 68k en incorporar una verdadera memoria caché integrada.

Los procesadores 68000 y 68010 anteriores solo podían acceder a datos de palabra (16 bits) y palabra larga (32 bits) en memoria si estaban alineados a palabra (ubicados en una dirección par). El 68020 no tiene restricciones de alineación en el acceso a datos. Naturalmente, los accesos no alineados son más lentos que los alineados, ya que requieren un acceso adicional a la memoria.

El 68020 cuenta con una pequeña caché de instrucciones de mapeo directo de 256 bytes, organizada en 64 entradas de cuatro bytes. Si bien es pequeña, marcó una diferencia significativa en el rendimiento de muchas aplicaciones. La consiguiente disminución del tráfico del bus fue particularmente importante en sistemas que dependen en gran medida del DMA .

El 68020 cuenta con una interfaz de coprocesador que admite hasta ocho coprocesadores. La CPU principal reconoce las instrucciones de "línea F" (con los cuatro bits de código de operación más significativos en uno) y utiliza ciclos de bus especiales para interactuar con un coprocesador y ejecutar estas instrucciones. Se definieron dos tipos de coprocesadores: unidades de punto flotante ( FPU MC68881 o MC68882 ) y la unidad de gestión de memoria paginada ( PMMU MC68851 ). Solo se puede utilizar una PMMU con una CPU. En principio, se podrían utilizar varias FPU con una CPU, pero no era una práctica común. La interfaz de coprocesador es asíncrona, por lo que es posible que los coprocesadores funcionen a una frecuencia de reloj diferente a la de la CPU.

La compatibilidad con el multiprocesamiento se implementa externamente mediante el uso de un pin RMC ^{[ 18 ]} para indicar un ciclo indivisible de lectura-modificación-escritura en curso. Todos los demás procesadores deben suspender los accesos a la memoria hasta que el ciclo se complete. ^{[ 19 ]} La compatibilidad de software con el multiprocesamiento incluye las instrucciones TAS , CAS y CAS2 .

En un sistema multiprocesador, los coprocesadores no podían compartirse entre las CPU. Para evitar problemas con las excepciones de error de coprocesador, de bus y de dirección, generalmente era necesario que todas las CPU y todas las FPU fueran del mismo modelo.

Las nuevas instrucciones incluyen algunas mejoras y extensiones menores al estado del supervisor, varias instrucciones para la gestión de software de un sistema multiprocesador (que se eliminaron en el 68060), cierto soporte para lenguajes de alto nivel que no se usaron mucho (y se eliminaron de los futuros procesadores 680x0), instrucciones de multiplicación (32×32→64 bits) y división (64÷32→32 bits de cociente y 32 bits de resto) más grandes, y manipulaciones de campos de bits. ^{[ 20 ]}

Los nuevos modos de direccionamiento añaden indexación escalada y otro nivel de indirección a muchos de los modos preexistentes.

• "Panel de historia oral sobre el desarrollo y la promoción del Motorola 68000" (PDF) (Entrevista). Entrevistado por Dave House. 23 de julio de 2007.