Hispanopedia Wiki
Articulo de referencia

Escalado de voltaje adaptativo

El escalado de voltaje adaptativo ( AVS ) es una técnica de minimización de potencia dinámica de bucle cerrado que ajusta el voltaje suministrado a un chip de computadora para q...

Hispanopedia WikiContenido en espanolLectura gratuita

El escalado de voltaje adaptativo ( AVS ) es una técnica de minimización de potencia dinámica de bucle cerrado que ajusta el voltaje suministrado a un chip de computadora para que coincida con sus necesidades de energía durante el funcionamiento. Muchos chips de computadora, especialmente los de dispositivos móviles o dispositivos del Internet de las cosas, están limitados por la energía disponible (por ejemplo, están limitados a la energía almacenada en una batería ) y enfrentan cargas de trabajo variables. [ 1 ] En otras situaciones, un chip puede estar limitado por la cantidad de calor que se le permite generar. Además, la eficiencia de los chips individuales puede variar debido a muchos factores, incluidas pequeñas diferencias en las condiciones de fabricación. [ 2 ] El AVS permite que el voltaje suministrado al chip, y por lo tanto su consumo de energía, se ajuste continuamente para que sea apropiado para la carga de trabajo y los parámetros del chip específico. Esto se logra integrando un dispositivo que monitorea el rendimiento del chip (un administrador de rendimiento de hardware) en el chip, que luego proporciona información a un controlador de energía. [ 3 ]

AVS es similar en su objetivo al escalado dinámico de voltaje (DVS) y al escalado dinámico de voltaje y frecuencia (DVFS). Los tres enfoques buscan reducir el consumo de energía y la generación de calor. [ 4 ] Sin embargo, AVS adapta el voltaje directamente a las condiciones del chip, [ 5 ] lo que le permite abordar los requisitos de energía en tiempo real , así como las variaciones entre chips y los cambios en el rendimiento que ocurren a medida que el chip envejece.

Enfoques dinámicos para reducir el consumo de energía en circuitos digitales

Fondo

Los avances tecnológicos han permitido implementar sistemas informáticos muy potentes y versátiles en chips más pequeños. Dado que esto permite que un mayor número de funciones se lleven a cabo en la misma área, tanto la densidad de corriente como la disipación de potencia asociada se concentran más en comparación con los chips más grandes. El consumo de energía y el rendimiento térmico de los circuitos integrados se han convertido en un factor limitante para los sistemas de alto rendimiento. [ 6 ] [ 7 ] [ 8 ] Los dispositivos móviles también están limitados por la cantidad total de energía disponible. [ 5 ] Minimizar el consumo de energía en circuitos CMOS digitales requiere un esfuerzo de diseño significativo en todos los niveles. La reducción de la tensión de alimentación es una forma de lograrlo, pero la reducción estática de la tensión de alimentación puede reducir el rendimiento. Los sistemas de escalado dinámico de tensión se utilizan para ajustar la tensión de alimentación a las operaciones específicas que realiza el chip. Sin embargo, los sistemas DVS convencionales no supervisan directamente el rendimiento del chip y, por lo tanto, deben adaptarse al funcionamiento en los peores escenarios de rendimiento. [ 5 ] AVS tiene como objetivo suministrar a cada dominio individual del sistema en el chip la tensión justa para realizar su tarea en las condiciones reales que experimenta el chip, minimizando el consumo de energía por dominio del procesador. [ 4 ]

Ventajas de AVS

El escalado de voltaje adaptativo es un enfoque DVS de bucle cerrado que evalúa diferentes factores, como variaciones de proceso entre dispositivos en un chip, fluctuaciones de temperatura durante las operaciones del chip y variaciones de carga, y establece una relación voltaje-frecuencia para el circuito bajo esas condiciones. El punto de inflexión del proceso de cada chip individual se determina durante la fabricación o durante el tiempo de ejecución, y se determina la relación voltaje-frecuencia óptima, que posteriormente se utiliza para la optimización del voltaje. Las ventajas que ofrece este enfoque son: [ 4 ]

  • Suministro del voltaje deseado a cada bloque del sistema a pesar de las variaciones de temperatura, condiciones del proceso y frecuencia;
  • Implementación de reducción de potencia independiente del procesador y de la arquitectura;
  • Ahorros típicos de alrededor del 55% en comparación con los enfoques de escalado dinámico de voltaje en bucle abierto .

El escalado de voltaje adaptativo se utiliza para cumplir con los requisitos de ahorro de energía de los circuitos integrados de aplicación específica , los microprocesadores y los sistemas en un chip . También es muy adecuado para sistemas de alto volumen, como centros de datos y estaciones base inalámbricas, así como para aplicaciones con limitaciones de energía, como dispositivos portátiles, periféricos USB y electrónica de consumo . [ 4 ]

Comparación entre DVS y AVS

La principal diferencia entre DVS y AVS radica en que el primero cuenta con una arquitectura de control de lazo abierto, mientras que el segundo es de lazo cerrado . Es decir, en AVS existe una retroalimentación directa entre el rendimiento del chip y el voltaje que se le suministra.

DVS

Un sistema DVS genérico tiene un gestor de rendimiento, un bucle de enganche de fase y un regulador de voltaje . [ 8 ] El gestor de rendimiento utiliza una interfaz de software para predecir los requisitos de rendimiento de la siguiente tarea. Una vez que se han determinado los requisitos de potencia, el gestor de rendimiento establece el voltaje y la frecuencia. El bucle de enganche de fase realiza el escalado de frecuencia en función de la frecuencia objetivo establecida por el gestor de rendimiento. De manera similar, el regulador de voltaje se programa para escalar el voltaje de alimentación con el fin de alcanzar el voltaje objetivo para la tarea. Los sistemas DVS utilizan un mapeo uno a uno de voltaje a frecuencia para realizar el escalado de voltaje. Los pares frecuencia-voltaje se determinan caracterizando el rendimiento del chip en las peores condiciones y se almacenan en una tabla de búsqueda . Si las condiciones son más favorables, puede haber un suministro de potencia significativamente excesivo.

AVS

En sistemas de bucle cerrado como AVS, se miden las condiciones reales en el chip y se utilizan para determinar el voltaje y la frecuencia objetivo. [ 4 ] [ 8 ] Se han desarrollado varias implementaciones diferentes de AVS.

Emulación de ruta crítica

Técnica de monitorización de la ruta crítica para el escalado adaptativo de voltaje

Una forma de determinar la relación voltaje-frecuencia del chip es mediante el uso de un emulador de ruta crítica. [ 8 ] El emulador se ajusta durante el proceso de fabricación para modelar con precisión el comportamiento del chip y se adapta a las variaciones ambientales y del proceso. La medición del comportamiento del emulador permite ajustar automáticamente el voltaje de alimentación para que se suministre el voltaje mínimo necesario para la tarea objetivo. [ 5 ]

Un oscilador de anillo que funciona al mismo voltaje que el resto del chip puede utilizarse como emulador de ruta crítica. La frecuencia medida del oscilador de anillo indica la relación voltaje-frecuencia del chip en las condiciones de funcionamiento.

Otro tipo de emulador es una "cadena de retardo" compuesta por inversores , compuertas NAND , segmentos de cable, etc. La configuración exacta de la cadena de retardo se determina durante la fabricación, después de las pruebas. Posteriormente, la cadena de retardo se utiliza para medir el tiempo que tarda un proceso en recorrerla, simulando así el rendimiento del chip. [ 8 ] [ 9 ] [ 10 ]

Tanto el método del oscilador de anillo como el método de la ruta crítica adolecen del problema de que pueden no ofrecer una simulación perfecta del funcionamiento del chip, por lo que debe incluirse un margen de seguridad. [ 9 ]

Medición directa del comportamiento del circuito

Una alternativa a la simulación del comportamiento de la ruta crítica es medir directamente el rendimiento del circuito. Una implementación de este enfoque, denominada Razor, se basa en la idea de que solo un subconjunto de patrones de entrada activará la ruta de temporización más larga del chip. Si el voltaje es demasiado bajo, estos patrones de entrada generarán un error de temporización. Sin embargo, los chips incorporan sistemas de corrección de errores, por lo que se puede tolerar un número reducido de errores. El número de errores se mide y se utiliza como retroalimentación para el sistema de alimentación: si el número de errores es muy bajo, se puede reducir el voltaje para ahorrar energía; si el número de errores supera un cierto umbral, se debe aumentar el voltaje. [ 5 ] [ 8 ] [ 11 ]

Con el tiempo, los chips desarrollan inestabilidad de temperatura con polarización negativa , lo que aumenta el voltaje necesario para su correcto funcionamiento. El AVS puede utilizarse para mitigar este problema aumentando el voltaje para adaptarlo a los nuevos requisitos del sistema. Esto solo es posible si el sensor de rendimiento del sistema AVS detecta con precisión la degradación operativa debida a la inestabilidad de temperatura. [ 10 ]

Véase también

Referencias

  1. ↑ Keller, Ben; Cochet, Martin; Zimmer, Brian; Lee, Yunsup; Blagojevic, Milovan; Kwak, Jaehwa; Puggelli, Alberto; Bailey, Stevo; Chiu, Pi-Feng; Dabbelt, Palmer; Schmidt, Colin; Alon, Elad; Asanovic, Krste ; Nikolic, Borivoje (2016). "Escalado de voltaje adaptativo submicrosegundo en un SoC de procesador FD-SOI de 28 nm" (PDF) . Conferencia ESSCIRC 2016: 42.ª Conferencia Europea de Circuitos de Estado Sólido . págs. 269–272 . doi : 10.1109/ESSCIRC.2016.7598294 . ISBN  978-1-5090-2972-3. S2CID 28473665 . 
  2. ↑ Horowitz, M.; Alon, E.; Patil, D.; Naffziger, S.; Kumar, R.; Bernstein, K. (2005). "Escalado, potencia y el futuro de CMOS" (PDF) . Reunión Internacional de Dispositivos Electrónicos del IEEE, 2005. Resumen Técnico del IEDM . págs. 9–15 . doi : 10.1109/IEDM.2005.1609253 . ISBN  0-7803-9268-X. S2CID 114793159 . 
  3. ↑ Kushwaha, Sunita; Kumar, Sanjay (2016). "Enfoques de ahorro de energía para la planificación en sistemas paralelos: una revisión" . Revista Internacional de Aplicaciones Informáticas . 152 (4): 38– 42. doi : 10.5120/ijca2016911798 . S2CID 29261059 . 
  4. 1 2 3 4 5 Texas Instruments — Informe de aplicación (marzo de 2014). "Escalado adaptativo (dinámico) de voltaje (frecuencia): motivación e implementación". doi : 10.1109/TVLSI.2007.896909 . S2CID 12638702 . {{cite journal}}: Para citar una revista se requiere |journal=( ayuda )
  5. 1 2 3 4 5 Gupte, Ajit; Dwivedi, Satyam; Mehta, Nandish; Amrutur, Bharadwaj (2011). "Técnicas adaptativas para reducir el consumo de energía en circuitos digitales" . Journal of Low Power Electronics and Applications . 1 (2): 261– 276. doi : 10.3390/jlpea1020261 .
  6. ^ Nakai, M.; Akui, S.; Seno, K.; Meguro, T.; Seki, T.; Kondo, T.; Hashiguchi, A.; Kawahara, H.; Kumano, K. (2005). "Gestión dinámica de tensión y frecuencia para un microprocesador integrado de bajo consumo". Revista IEEE de circuitos de estado sólido . 40 (1): 28– 35. Bibcode : 2005IJSSC..40...28N . doi : 10.1109/JSSC.2004.838021 . ISSN 0018-9200 . S2CID 62637419 .  
  7. ↑ Rabaey, Jan M. (2009). Fundamentos del diseño de bajo consumo . Nueva York: Springer. ISBN 9780387717135OCLC 405547044​​ 
  8. 1 2 3 4 5 6 Elgebaly, M.; Sachdev, M. (2007). "Sistema de escalado de voltaje adaptativo sensible a la variación". IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 15 (5): 560– 571. doi : 10.1109/TVLSI.2007.896909 . ISSN 1063-8210 . S2CID 12638702 .  
  9. 1 2 Gupte, Ajit; Dwivedi, Satyam; Mehta, Nandish; Amrutur, Bharadwaj (2011). "Técnicas adaptativas para reducir el consumo de energía en circuitos digitales" . Journal of Low Power Electronics and Applications . 1 (2): 261– 276. doi : 10.3390/jlpea1020261 .
  10. 1 2 Chan, Tuck-Boon; Chan, Wei-Ting Jonas; Kahng, Andrew B. (marzo de 2013). "Impacto del escalado de voltaje adaptativo en la verificación con conciencia del envejecimiento" (PDF) . Actas de la Conferencia sobre Diseño, Automatización y Pruebas en Europa : 1683–1688 . CiteSeerX 10.1.1.310.2413 . doi : 10.7873/DATE.2013.340 . ISBN  9781467350716. S2CID 140692 . 
  11. ↑ Calimera, Andrea; Rizzo, Roberto Giorgio (2019). "Implementación de sobreescalado de voltaje adaptativo: tolerancia al ruido algorítmico frente a detección aproximada de errores" . Journal of Low Power Electronics and Applications . 9 (2): 17. doi : 10.3390/jlpea9020017 .