Datos General Nova

Edson de Castro fue el gerente de producto de la pionera Digital Equipment Corporation (DEC) PDP-8 , una computadora de 12 bits ampliamente conocida como la primera minicomputadora verdadera. ^{[ 2 ]} También lideró el diseño de la versión mejorada PDP-8/I, que utilizaba circuitos integrados primitivos en lugar de transistores individuales. ^{[ 3 ]}

Durante el proceso del PDP-8/I, de Castro visitó a fabricantes de placas de circuitos que estaban logrando rápidos avances en la complejidad de las placas que podían ensamblar. De Castro concluyó que el 8/I podría producirse utilizando ensamblaje totalmente automatizado en placas grandes, lo que habría sido imposible tan solo un año antes. Otros dentro de DEC se habían acostumbrado a las placas más pequeñas utilizadas en máquinas anteriores y les preocupaba la dificultad de detectar problemas cuando había muchos componentes en una sola placa. ^{[ a ]} ​​Para el 8/I, se decidió mantener las placas pequeñas, utilizando el nuevo encapsulado " flip-chip " para una modesta mejora en la densidad. ^{[ 3 ]}

Durante el período de desarrollo del PDP-8, la introducción del ASCII y su importante actualización en 1967 dieron lugar a una nueva generación de diseños con longitudes de palabra que eran múltiplos de 8 bits en lugar de múltiplos de 6 bits, como en la mayoría de los diseños anteriores. Esto llevó a que los diseños de gama media funcionaran con longitudes de palabra de 16 bits en lugar de las líneas de 12 y 18 bits que DEC utilizaba en ese momento. De Castro estaba convencido de que era posible mejorar el PDP-8 construyendo una CPU de minicomputadora de 16 bits en una única placa cuadrada de 15 pulgadas. ^{[ 4 ] [ 5 ]}

En 1967, de Castro inició un nuevo proyecto de diseño conocido como "PDP-X", que incluía varias características avanzadas. Entre ellas, un único diseño subyacente que podía utilizarse para construir plataformas de 8, 16 y 32 bits. ^{[ 6 ]} Este proyecto avanzó hasta generar varios documentos de arquitectura detallados. Ken Olsen no apoyó este proyecto, pues consideraba que no ofrecía suficientes ventajas sobre el PDP-8 de 12 bits y el PDP-9 de 18 bits . Finalmente, se canceló en la primavera de 1968. ^{[ 4 ]}

La cancelación del PDP-X llevó a de Castro a considerar la posibilidad de dejar DEC para construir un sistema por su cuenta. No estaba solo; a finales de 1967, varios ingenieros con ideas afines formaron un grupo para estudiar una máquina de este tipo. El grupo incluía a Pat Green, gerente de división; Richard Sogge, otro ingeniero de hardware; y Henry Burkhardt III, ingeniero de software. ^{[ 7 ]} A diferencia del PDP-X, el nuevo proyecto se centró en una sola máquina que pudiera lanzarse rápidamente al mercado, ya que de Castro consideraba que el concepto del PDP-X era demasiado ambicioso para una pequeña empresa emergente . ^{[ 8 ]}

Al discutirlo con los demás en DEC, el concepto inicial condujo a una máquina de 8 bits que sería menos costosa de implementar. ^{[ 9 ]} El grupo comenzó a hablar con Herbert Richman, un vendedor de Fairchild Semiconductor que conocía a los demás a través de sus contactos en DEC. En ese momento, Fairchild estaba compitiendo con Texas Instruments y Signetics en el mercado TTL de rápido crecimiento y estaba introduciendo nuevas fábricas que permitían diseños más complejos. La última serie 9300 de Fairchild permitía hasta 96 puertas por chip, y la habían utilizado para implementar varios chips de 4 bits, como contadores binarios y registros de desplazamiento . ^{[ 10 ]}

El uso de estos circuitos integrados redujo la cantidad total de circuitos integrados necesarios para implementar una unidad aritmético-lógica (ALU) completa, el componente matemático central de una CPU, lo que permitió la expansión de un diseño de 8 bits a uno de 16 bits. Esto requirió la expansión de la CPU de una sola placa de circuito impreso de 38 cm × 38 cm (15 × 15 pulgadas ) a dos, pero dicho diseño seguiría siendo significativamente más económico de producir que el PDP-8/I, además de ser más potente y estar basado en ASCII. Una tercera placa contenía los circuitos de entrada/salida y un sistema completo normalmente incluía otra placa con 4 kB de memoria de acceso aleatorio . Un sistema completo de cuatro tarjetas cabía en un único chasis de montaje en rack. ^{[ 5 ]}    

Las placas se diseñaron para que pudieran conectarse entre sí mediante un plano posterior de circuito impreso , con un cableado manual mínimo, lo que permitió que todas las placas se ensamblaran de forma automatizada. Esto redujo considerablemente los costos en comparación con el PDP-8/I, que constaba de muchas placas más pequeñas que debían conectarse entre sí en el plano posterior, el cual a su vez se conectaba mediante envoltura de cables . La construcción de placas más grandes también hizo que el Nova fuera más fiable, lo que lo hizo especialmente atractivo para entornos industriales o de laboratorio. ^{[ 5 ]}

El nuevo diseño empleó una arquitectura simple de carga y almacenamiento ^{[ 4 ]} que resurgiría en los diseños RISC en la década de 1980. Debido a que la complejidad de un flip-flop se reducía rápidamente a medida que se implementaban en chips, el diseño compensó la falta de modos de direccionamiento del diseño de carga y almacenamiento agregando cuatro acumuladores de propósito general , en lugar del único registro que se encontraría en ofertas similares de bajo costo como la serie PDP. ^{[ 4 ]}

A finales de 1967, Richman presentó al grupo al abogado neoyorquino Fred Adler, quien comenzó a buscar diversas fuentes de financiación para capital semilla. En 1968, Adler había cerrado un importante acuerdo de financiación con un consorcio de fondos de capital riesgo del área de Boston, que accedió a proporcionar una inversión inicial de 400 000 dólares estadounidenses, con otros 400 000 dólares disponibles para la puesta en marcha de la producción. De Castro, Burkhart y Sogge dejaron DEC y fundaron Data General (DG) el 15 de abril de 1968. Green no se unió a ellos, considerando que la empresa era demasiado arriesgada, y Richman no se incorporó hasta que el producto estuvo en pleno funcionamiento a finales de ese año. ^{[ 5 ]}

El trabajo en el primer sistema duró aproximadamente nueve meses, y los primeros esfuerzos de venta comenzaron en noviembre de ese año. Tuvieron algo de suerte porque la Conferencia Conjunta de Computación de Otoño se había retrasado hasta diciembre de ese año, por lo que pudieron llevar una unidad funcional a San Francisco donde ejecutaron una versión de Spacewar!. [ ^{11 ] DG} lanzó oficialmente el Nova en 1969 a un precio base de US$3,995 (equivalente a US$35,074 en 2025) , anunciándolo como "la mejor computadora pequeña del mundo". ^{[ 12 ]} El modelo básico no era muy útil de fábrica, y agregar8 kW  (16 kB  ) RAM en forma de memoria de núcleo normalmente elevaba el precio a US$7,995 . ^{[ 13 ]} En contraste, un PDP-8/I con4 kW  (6  kB ) tenía un precio de US$12.800 . ^{[ 14 ]}

La primera venta se realizó a una universidad de Texas, y el equipo fabricó a mano un ejemplar que se envió en febrero. Sin embargo, esto ocurrió en medio de una huelga en la industria aérea y la máquina nunca llegó. Enviaron un segundo ejemplar, que llegó rápidamente, ya que la huelga había terminado para entonces, y en mayo finalmente se entregó también el original. ^{[ 15 ]}

El sistema fue un éxito desde el principio, vendiéndose la unidad número 100 a los seis meses ^{[ 16 ]} y la número 500 a los 15 meses ^{[ 13 ]} . Las ventas se aceleraron con la introducción de nuevas versiones, y en 1975 la empresa tenía ventas anuales de 100 millones de dólares estadounidenses ^{[ 17 ]} .

Ken Olsen había predicho públicamente que DG fracasaría, pero con el lanzamiento del Nova quedó claro que eso no iba a suceder. Para entonces, varias otras compañías también estaban considerando introducir diseños de 16 bits. Olsen decidió que estos representaban una amenaza tanto para su línea de 18 bits como para la de 12 bits, y comenzó un nuevo proyecto de diseño de 16 bits. ^{[ 18 ]} Este se materializó en 1970 como el PDP-11 , un diseño mucho más complejo que era tan diferente del PDP-X como lo era el Nova. Los dos diseños compitieron intensamente en el mercado. ^{[ 4 ]}

Los rumores sobre el nuevo sistema de DEC llegaron a DG poco después de que comenzara el envío del Nova. En la primavera de 1970, contrataron a un nuevo diseñador, Larry Seligman, para adelantarse a cualquier posible máquina en desarrollo. Dos cambios importantes habían ocurrido desde el diseño del Nova: uno fue que Signetics había presentado el 8260, un circuito integrado de 4 bits que combinaba un sumador, una compuerta XNOR y una compuerta AND, lo que significaba que la cantidad de chips necesarios para implementar la lógica básica se redujo aproximadamente a la tercera parte. Otro fue que Intel estaba promocionando agresivamente las memorias basadas en semiconductores, prometiendo 1024 bits en un solo chip y funcionando a velocidades mucho mayores que la memoria de núcleo. ^{[ 18 ]}

El nuevo diseño de Seligman aprovechó ambas mejoras. Para empezar, los nuevos circuitos integrados permitieron ampliar la ALU a un ancho completo de 16 bits en las mismas dos tarjetas, lo que le permitió realizar operaciones matemáticas y lógicas en un solo ciclo, haciendo que el nuevo diseño fuera cuatro veces más rápido que el original. Además, se utilizó una nueva memoria de núcleo más pequeña que mejoró el tiempo de ciclo de los 1200  ns del original a 800  ns, ofreciendo una mejora adicional de 1/3 . El rendimiento podría mejorarse aún más reemplazando el núcleo con memoria de solo lectura ; al carecer del ciclo de lectura-escritura del núcleo, se podría acceder a ella en 300  ns para un aumento drástico del rendimiento. ^{[ 16 ]}

La máquina resultante, conocida como SuperNOVA , se lanzó en 1970. Aunque los modelos iniciales todavía usaban núcleos, todo el diseño se basaba en la premisa de que estarían disponibles memorias semiconductoras más rápidas y la plataforma podría aprovecharlas al máximo. Esto se presentó más tarde ese mismo año como SuperNOVA SC , que incorporaba memoria semiconductora (SC). La memoria de rendimiento mucho mayor permitió aumentar aún más la velocidad de la CPU, que era síncrona con la memoria, para funcionar a un  tiempo de ciclo de 300 ns (3,3  MHz). Esto la convirtió en la minicomputadora más rápida disponible durante muchos años. ^{[ 19 ]} Inicialmente, la nueva memoria también era muy cara y se calentaba mucho, por lo que no se utilizó ampliamente. ^{[ 20 ]}

Como demostración del poder de su tecnología de matriz de puertas Micromatrix , en 1968 Fairchild creó el prototipo 4711, una ALU de 4 bits de un solo chip. ^{[ 10 ] [ 21 ]} El diseño nunca se concibió para la producción en masa y su fabricación era bastante costosa. La introducción del Signetics 8260 en 1969 los obligó a cambiar de estrategia; tanto Texas Instruments como Fairchild introdujeron sus propias ALU de 4 bits en 1970, la 74181 y la 9341, respectivamente. A diferencia de la 8260, los nuevos diseños ofrecían todas las funciones lógicas comunes y reducían aún más el número de chips. ^{[ 10 ]}

Esto llevó a DG a considerar el diseño de una nueva CPU utilizando estos circuitos integrados más integrados. Como mínimo, esto reduciría la CPU a una sola tarjeta tanto para el Nova básico como para el SuperNOVA. Surgió un nuevo concepto en el que un solo chasis podría albergar cualquiera de las dos máquinas simplemente cambiando la placa de circuito de la CPU. Esto permitiría a los clientes comprar el sistema de menor costo y luego actualizarlo en cualquier momento. ^{[ 22 ]}

Mientras Seligman trabajaba en la SuperNOVA, la empresa recibió una carta de Ron Gruner que decía: «He leído sobre su producto, he leído sus anuncios y voy a trabajar para ustedes. Estaré en sus oficinas dentro de una semana para hablarles de ello». ^{[ 22 ]} Fue contratado de inmediato. Gruner se hizo cargo de la máquina de bajo coste, mientras que Seligman diseñó una versión de alto rendimiento similar. ^{[ 22 ]}

El modelo de bajo costo de Gruner se lanzó en 1970 como el Nova 1200 , donde el 1200 hacía referencia al uso de la  memoria de núcleo de 1200 ns del Nova original. Presentaba una ALU de 4 bits basada en un solo chip 74181, y por lo tanto era esencialmente un Nova reempaquetado. El SuperNOVA de cuatro ALU reempaquetado de Seligman se lanzó en 1971 como el Nova 800 , lo que resultó en una nomenclatura algo confusa donde el modelo con número más bajo tiene un rendimiento superior. ^{[ 22 ]} Ambos modelos se ofrecieron en una variedad de carcasas, el 1200 con siete ranuras, el 1210 con cuatro y el 1220 con catorce.

Para entonces, el PDP-11 finalmente se estaba comercializando. Ofrecía una arquitectura de conjunto de instrucciones mucho más completa que la deliberadamente simple del Nova. La continua mejora en los diseños de circuitos integrados, y especialmente en su relación precio-rendimiento , estaba erosionando el valor de las instrucciones simplificadas originales. Seligman fue el encargado de diseñar una nueva máquina que fuera compatible con el Nova y que, a la vez, ofreciera un entorno mucho más completo para quienes lo desearan. Este concepto se comercializó como la serie Data General Eclipse , que ofrecía la posibilidad de añadir circuitos adicionales para adaptar el conjunto de instrucciones a cargas de trabajo científicas o de procesamiento de datos . El Eclipse logró competir con éxito con el PDP-11 en la gama alta del mercado. ^{[ 23 ]}

Por esa misma época, comenzaron a circular rumores sobre una nueva máquina de 32 bits de DEC. DG decidió que necesitaban un producto similar, y Gruner fue puesto al frente de lo que se convertiría en el Proyecto Fountainhead. Dado el alcance del proyecto, acordaron que todo el trabajo se realizaría fuera de las instalaciones, y Gruner seleccionó una ubicación en Research Triangle Park en Carolina del Norte . Este diseño se volvió muy complejo ^{[ 24 ]} y finalmente fue cancelado años después.

Mientras se llevaban a cabo estos esfuerzos, continuaban las obras en la línea Nova.

Nova 3

El Nova 3 de 1975 incorporó dos registros adicionales para controlar el acceso a una pila integrada. El procesador también se rediseñó utilizando componentes TTL , lo que mejoró aún más el rendimiento del sistema. El Nova 3 se ofreció en versiones de cuatro ranuras (Nova 3/4) y doce ranuras (Nova 3/12).

Data General también produjo una serie de implementaciones de un solo chip microNOVA del procesador Nova. Para que cupiera en un chip DIP ( Dual In-line Package ) de 40 pines, el bus de direcciones y el bus de datos compartían un conjunto de 16 pines. Esto significaba que las lecturas y escrituras en la memoria requerían dos ciclos, y que, como resultado, la máquina funcionaba aproximadamente a la mitad de la velocidad del Nova original. ^{[ 26 ]}

El primer chip de la serie fue el mN601 , de 1977. Este se vendió como CPU para otros usuarios, como un chipset completo para quienes querían implementar una computadora, como una computadora completa en una sola placa con 4  kB de RAM y como un modelo completo de gama baja del Nova. ^{[ 26 ]} Una versión mejorada del diseño, el mN602 de 1979 , redujo todo el chipset a un único VLSI . Este se ofreció en dos máquinas, el microNOVA MP/100 y el microNOVA MP/200 de mayor tamaño .

El microNOVA fue posteriormente rediseñado con un monitor en una carcasa estilo PC con dos disqueteras como Enterprise . Enterprise se lanzó en 1981, ejecutando RDOS , pero la introducción del IBM PC ese mismo año hizo que la mayoría de las demás máquinas pasaran desapercibidas. ^{[ 27 ]}

El Nova influyó en el diseño de los ordenadores Xerox Alto (1973) ^{[ 28 ]} y Apple I (1976) ^{[ 29 ]} , y su arquitectura fue la base de la serie Computervision CGP (Computervision Graphics Processor). El diseño externo del Nova 2 inspiró el panel frontal del microordenador MITS Altair (1975) , según Ed Roberts , uno de sus diseñadores.

Data General continuó el éxito del Nova original con una serie de diseños más rápidos. Posteriormente, se presentó la familia de sistemas Eclipse con un conjunto de instrucciones extendido y compatible con versiones anteriores, y la serie MV extendió aún más el Eclipse a una arquitectura de 32 bits para competir con el DEC VAX . El desarrollo de la serie MV quedó documentado en el popular libro de Tracy Kidder de 1981, The Soul of a New Machine . Data General evolucionaría más tarde hasta convertirse en un proveedor de servidores y sistemas de almacenamiento basados ​​en procesadores Intel, siendo finalmente adquirida por EMC .

Existe un grupo diverso pero entusiasta de personas en todo el mundo que restauran y preservan sistemas Data General originales de 16 bits. ^{[ 30 ] [ 31 ]}

A diferencia del PDP-8 , el Nova tenía una arquitectura de carga y almacenamiento . Contaba con cuatro registros acumuladores de 16 bits , dos de los cuales (2 y 3) podían utilizarse como registros de índice . Tenía un contador de programa de 15 bits y un registro de acarreo de un bit . Al igual que en el PDP-8, el direccionamiento de página actual + cero era fundamental. No disponía de registro de pila , pero los diseños posteriores de Eclipse utilizarían una dirección de memoria de hardware dedicada para esta función.

El Nova original procesaba operaciones matemáticas en serie en paquetes de 4 bits, utilizando un único sumador Texas Instruments 7483 y circuitos adicionales para realizar otras operaciones. ^{[ 32 ]} Un año después de su lanzamiento, el SuperNova incluyó un sumador paralelo bit-sliced ​​de 16 bits completo que utilizaba cuatro circuitos integrados Signetics 8260. El Nova 1200 también procesaba operaciones matemáticas en serie en paquetes de 4 bits, utilizando una única ALU 74181 ; el Nova 800 era un SuperNova rediseñado.

Las versiones posteriores del Nova añadieron una unidad de apilamiento y multiplicación/división por hardware.

El Nova 4 / Eclipse S/140 se basaba en cuatro ALU de división de bits AMD 2901 , con microcódigo en memoria de solo lectura , y fue el primer Nova diseñado solo para memoria principal DRAM , sin provisión para memoria de núcleo magnético .

La unidad más pequeña de memoria direccionable y grabable es la palabra de 16 bits; no se admite el direccionamiento por bytes. Los primeros modelos ofrecían como opción 8 K palabras de memoria de núcleo magnético , una opción que prácticamente todos debían adquirir, lo que elevaba el costo del sistema a 7995 dólares.

Esta placa de memoria principal estaba organizada de forma planar en cuatro grupos de cuatro bancos, cada banco contenía dos conjuntos de núcleos en una matriz de 64 por 64; por lo tanto, había 64 x 64 = 4096 bits por conjunto, x 2 conjuntos daban 8192 bits, x 4 bancos daban 32768 bits, x 4 grupos daban un total de 131072 bits, y esto dividido por el tamaño de palabra de la máquina de 16 bits daba 8192 palabras de memoria.

El núcleo de esta placa de memoria de 8K palabras ocupaba una placa central de 5,25" de ancho por 6,125" de alto, y estaba cubierto por una placa protectora. Estaba rodeado por los circuitos de lectura, escritura y reescritura del controlador de soporte necesarios. Todo el núcleo y la electrónica de soporte correspondiente cabían en una única placa estándar de 15 x 15 pulgadas (380 mm) . Se podían admitir hasta 32K de dicha RAM de núcleo en una caja de expansión externa. La ROM de semiconductores ya estaba disponible en ese momento, y los sistemas sin RAM (es decir, solo con ROM) se popularizaron en muchos entornos industriales. Las máquinas Nova originales funcionaban a aproximadamente 200 kHz , pero su SuperNova fue diseñada para funcionar a hasta 3 MHz cuando se utilizaba con una memoria principal de semiconductores especial.  

La estandarización del bus de E/S y del plano posterior creó un diseño de E/S sencillo y eficiente que facilitó la conexión de dispositivos de E/S programados y de canal de datos al Nova, en comparación con las máquinas de la competencia. Además de su estructura de bus de E/S dedicada, el plano posterior del Nova contaba con pines de conexión que podían utilizarse para conectores no estándar u otros fines especiales.

El formato de las instrucciones se podía clasificar en tres funciones principales: 1) manipulación de registros, 2) referencia a memoria y 3) entrada/salida. Cada instrucción ocupaba una palabra. La manipulación de registros era casi tan eficiente como la de una arquitectura RISC en cuanto a su uso de bits; además, una instrucción que manipulaba datos de registro podía realizar comprobaciones, desplazamientos e incluso descartar el resultado. Las opciones de hardware incluían una unidad de multiplicación y división de enteros, una unidad de coma flotante (precisión simple y doble) y gestión de memoria .

Los primeros modelos de Nova incluían un intérprete BASIC en cinta perforada . A medida que el producto crecía, Data General desarrolló numerosos lenguajes para los ordenadores Nova, que se ejecutaban bajo una variedad de sistemas operativos consistentes. Data General ofrecía FORTRAN IV , ALGOL , Extended BASIC, Data General Business Basic , Interactive COBOL y varios ensambladores. Proveedores externos y la comunidad de usuarios ampliaron la oferta con Forth , Lisp , BCPL , C , ALGOL y otras versiones propietarias de COBOL y BASIC .

Las instrucciones de máquina que se muestran a continuación constituyen el conjunto común implementado por todos los procesadores de la serie Nova. Algunos modelos específicos implementaban instrucciones adicionales, y otras instrucciones eran proporcionadas por hardware opcional.

ADDZR# 0 , 2 , SNC

LDA 1 , CONTEO

LDA 1 , 1 ,( COUNT - ( . + 1 ))

JSR@ 0 , 17

JMP 0 , 3

STA 0 , 3 , -1​

DSZ COUNT

DSZ 1 , ( CONTEO - ( . + 1 ))

Desde el punto de vista del hardware, el mecanismo de interrupción era relativamente simple, pero también menos flexible que las arquitecturas de CPU actuales. El backplane admitía una única línea de solicitud de interrupción, a la que se conectaban todos los dispositivos capaces de generar interrupciones. Cuando un dispositivo necesitaba solicitar una interrupción, activaba esta línea. La CPU recibía la interrupción tan pronto como completaba la instrucción actual. Como se mencionó anteriormente, se esperaba que un dispositivo activara su indicador de E/S "done" al solicitar una interrupción, y la convención era que el dispositivo borrara su solicitud de interrupción cuando la CPU ejecutara una instrucción de borrado de E/S en el canal del dispositivo.

La CPU esperaba que el sistema operativo colocara la dirección de su rutina de servicio de interrupción en la dirección de memoria 1. Cuando un dispositivo generaba una interrupción, la CPU realizaba un salto indirecto a través de la dirección 1, colocando la dirección de retorno en la dirección de memoria 0 y deshabilitando las interrupciones posteriores. El controlador de interrupciones ejecutaba entonces una INTAinstrucción para descubrir el número de canal del dispositivo que generaba la interrupción. Esto funcionaba mediante la generación de una señal de "reconocimiento" en el plano posterior. La señal de reconocimiento estaba cableada en cadena a través del plano posterior, de modo que recorría cada tarjeta del bus. Se esperaba que cualquier dispositivo que solicitara una interrupción bloqueara la propagación de la señal de reconocimiento por el bus, de manera que si dos o más dispositivos tenían interrupciones pendientes simultáneamente, solo el primero vería la señal de reconocimiento. Dicho dispositivo respondía colocando su número de canal en las líneas de datos del bus. Esto significaba que, en caso de solicitudes de interrupción simultáneas, el dispositivo con prioridad se determinaba por cuál estaba físicamente más cerca de la CPU en el chasis de tarjetas.

La rutina de servicio de interrupción del sistema operativo normalmente realizaba un salto indexado utilizando el número de canal recibido para saltar a la rutina de manejo de interrupciones específica para el dispositivo. Algunos dispositivos, en particular el circuito de detección de fallas de energía de la CPU, no respondían a la INTAinstrucción. Si el INTAresultado era cero, la rutina de servicio de interrupción tenía que consultar todos los dispositivos que no respondían a la instrucción INTA utilizando las instrucciones SKPDZ/ SKPDNpara determinar cuál había generado la interrupción.

Después de que la interrupción fue procesada y la rutina de servicio envió al dispositivo un borrado de E/S, reanudó el procesamiento normal habilitando las interrupciones y luego regresando a través de un salto indirecto a través de la dirección de memoria 0, JMP@ 0. Para evitar que una interrupción pendiente interrumpiera inmediatamente antes del salto de retorno (lo que causaría que la dirección de retorno fuera sobrescrita), la INTENinstrucción tenía un retardo de un ciclo de instrucción. Cuando INTENse ejecutaba, las interrupciones no se habilitarían hasta después de que se ejecutara la siguiente instrucción; se esperaba que esa instrucción fuera la JMP@ 0instrucción.

El sistema operativo podía gestionar parcialmente el orden de las interrupciones mediante una máscara de interrupción MSKO. Esto permitía al sistema operativo determinar qué dispositivos podían generar interrupciones en un momento dado. Al ejecutar esta instrucción, se transmitía una máscara de interrupción de 16 bits a todos los dispositivos de la placa base. Cada dispositivo decidía qué significaba la máscara; por convención, un dispositivo enmascarado no debía activar la línea de interrupción, pero la CPU no tenía forma de garantizarlo. La mayoría de los dispositivos compatibles con máscara permitían seleccionar el bit de la máscara mediante un puente en la placa. Algunos dispositivos ignoraban la máscara por completo.

En los sistemas con memoria de núcleo magnético (que conservaba su contenido sin alimentación), era posible recuperarse de un fallo de alimentación. Un circuito de detección de fallos de alimentación en la CPU generaba una interrupción al detectarse la pérdida de la alimentación principal del ordenador. A partir de ese momento, la CPU disponía de un breve lapso de tiempo hasta que un condensador de la fuente de alimentación se descargara y se interrumpiera la alimentación de la CPU. Este tiempo era suficiente para detener las operaciones de E/S en curso mediante la emisión de una IORSTinstrucción y, a continuación, guardar el contenido de los cuatro acumuladores y el bit de acarreo en la memoria. Al restablecerse la alimentación, si el interruptor de la llave del panel frontal de la CPU estaba en la posición de BLOQUEO, la CPU arrancaba y realizaba un salto indirecto a través de la dirección de memoria 2. Se esperaba que esta fuera la dirección de una rutina de servicio del sistema operativo que recargaría los acumuladores y el bit de acarreo, y reanudaría el procesamiento normal. La rutina de servicio era la encargada de determinar cómo reiniciar las operaciones de E/S que se habían interrumpido por el fallo de alimentación.

Como era habitual en la época, la mayoría de los modelos Nova incluían una consola en el panel frontal para controlar y monitorizar las funciones de la CPU. Los modelos anteriores al Nova 3 utilizaban una disposición estándar del panel frontal, como se muestra en la foto del panel del Nova 840 a la derecha. Esta disposición incluía un interruptor de encendido con llave, dos filas de indicadores luminosos de dirección y datos, una fila de interruptores de entrada de datos y una fila de interruptores de función que activaban diversas funciones de la CPU al pulsarlos. Los indicadores de dirección siempre mostraban el valor actual del contador de programa en binario. Los indicadores de datos mostraban diferentes valores según la función de la CPU que estuviera activa en ese momento. A la izquierda del indicador de datos situado más a la izquierda, otro indicador mostraba el valor actual del bit de acarreo. En la mayoría de los modelos, los indicadores eran incandescentes y estaban soldados a la placa del panel; sustituir los indicadores fundidos era un verdadero quebradero de cabeza para los técnicos de servicio de Data General.

Cada uno de los interruptores de datos controlaba el valor de un bit en un valor de 16 bits y, según la convención de Data General, estaban numerados del 0 al 15 de izquierda a derecha. Los interruptores de datos proporcionaban información a la CPU para diversas funciones y también podían ser leídos por un programa en ejecución mediante la instrucción de lenguaje ensamblador READS. Para reducir el desorden en el panel y ahorrar dinero, los interruptores de función se implementaron como interruptores momentáneos bidireccionales. Al levantar la palanca de un interruptor de función, se activaba la función cuyo nombre estaba impreso encima del interruptor en el panel; al presionar la palanca hacia abajo, se activaba la función cuyo nombre aparecía debajo del interruptor. La palanca del interruptor volvía a la posición neutral al soltarse.

En la foto del Nova 840, los cuatro primeros interruptores de la izquierda realizaban las funciones de EXAMINAR y DEPOSITAR para los cuatro acumuladores. Al pulsar EXAMINAR en uno de ellos, los indicadores luminosos mostraban el valor actual del acumulador en binario. Al pulsar DEPOSITAR, se transfería al acumulador el valor binario representado por la configuración actual de los interruptores.

A la derecha, el siguiente interruptor era el de REINICIO/PARADA. Al pulsar PARADA, la CPU se detenía tras completar la instrucción actual. Al pulsar REINICIO, la CPU se detenía inmediatamente, borraba varios registros internos y enviaba una señal de reinicio de E/S a todos los dispositivos conectados. El interruptor a la derecha era el de INICIO/CONTINUACIÓN. Al pulsar CONTINUACIÓN, la CPU reanudaba la ejecución de la instrucción que apuntaba el contador de programa. Al pulsar INICIO, se transfería el valor de los interruptores de datos 1 a 15 al contador de programa y, a partir de ahí, se iniciaba la ejecución.

Los dos interruptores siguientes proporcionaban acceso de lectura y escritura a la memoria desde el panel frontal. Al pulsar EXAMINE, se transfería el valor establecido en los interruptores de datos 1 a 15 al contador de programa, se obtenía el valor de la ubicación de memoria correspondiente y se mostraba en los indicadores luminosos de datos. Al pulsar EXAMINE NEXT, se incrementaba el contador de programa y, a continuación, se realizaba una operación de examen en esa ubicación de memoria, lo que permitía al usuario recorrer una serie de ubicaciones de memoria. Al pulsar DEPOSIT, se escribía el valor contenido en los interruptores de datos en la ubicación de memoria a la que apuntaba el contador de programa. Al pulsar DEPOSIT NEXT, primero se incrementaba el contador de programa y, a continuación, se depositaba el valor en la ubicación de memoria a la que apuntaba.

La función INST STEP hacía que la CPU ejecutara una instrucción, en la posición actual del contador de programa, y ​​luego se detuviera. Dado que el contador de programa se incrementaba durante la ejecución de la instrucción, esto permitía al usuario ejecutar un programa paso a paso. MEMORY STEP, un nombre inapropiado, hacía que la CPU ejecutara un solo ciclo de reloj y se detuviera. Esto resultaba de poca utilidad para los usuarios y, por lo general, solo lo utilizaba el personal de servicio técnico para diagnósticos.

PROGRAM LOAD era el mecanismo que se usaba habitualmente para arrancar un Nova. Cuando se activaba este interruptor, la ROM de arranque de 32 palabras se mapeaba sobre las primeras 32 palabras de memoria, el contador de programa se ponía en 0 y la CPU arrancaba. La ROM de arranque contenía código que leía 256 palabras (512 bytes) de código de un dispositivo de E/S seleccionado en la memoria y luego transfería el control al código leído. Los interruptores de datos 8-15 se usaban para indicarle a la ROM de arranque qué canal de E/S arrancar. Si el interruptor 0 estaba apagado, la ROM de arranque asumía que el dispositivo era un dispositivo de sondeo (por ejemplo, el lector de cinta de papel) y ejecutaba un bucle de entrada de sondeo hasta que se hubieran leído 512 bytes. Si el interruptor 0 estaba encendido, la ROM de arranque asumía que el dispositivo era un dispositivo con capacidad DMA e iniciaba una transferencia de datos DMA. La ROM de arranque no era lo suficientemente inteligente como para posicionar el dispositivo antes de iniciar la transferencia. Esto era un problema al reiniciar después de un fallo; Si el dispositivo de arranque era una unidad de disco, probablemente sus cabezales se habían quedado en un cilindro al azar. Era necesario reposicionarlos en el cilindro 0, donde RDOS escribía el bloque de arranque de primer nivel, para que la secuencia de arranque funcionara. Tradicionalmente, esto se hacía repitiendo la secuencia de carga de la unidad, pero los usuarios que se frustraban con el tiempo de espera (hasta 5 minutos, según el modelo de la unidad) aprendieron a introducir desde el panel frontal un código de E/S para "recalibrar" la unidad y ejecutarlo paso a paso en la CPU, una operación que a un usuario experimentado le llevaba solo unos segundos.

El interruptor de encendido era un interruptor de llave de tres posiciones: APAGADO, ENCENDIDO y BLOQUEO. En la posición APAGADO, se cortaba la alimentación de la CPU. Al girar la llave a ENCENDIDO, se alimentaba la CPU. Sin embargo, a diferencia de las CPU actuales, la CPU no se iniciaba automáticamente al recibir alimentación; el usuario debía usar CARGA DE PROGRAMA u otro método para iniciar la CPU y la secuencia de arranque. Al girar el interruptor a BLOQUEO, se desactivaban los interruptores de función del panel frontal; al girar el interruptor a BLOQUEO y retirar la llave, el usuario podía hacer que la CPU fuera a prueba de manipulaciones. En sistemas con memoria de núcleo magnético, la posición BLOQUEO también activaba la función de recuperación automática ante fallos de alimentación. La llave podía retirarse en las posiciones APAGADO o BLOQUEO.

El Nova 1200 ejecutaba las instrucciones de acceso a la memoria principal (LDA y STA) en 2,55 microsegundos (μs). El uso de memoria de solo lectura ahorraba 0,4 μs. Las instrucciones del acumulador (ADD, SUB, COM, NEG, etc.) tardaban 1,55 μs, MUL 2,55 μs, DIV 3,75 μs, ISZ 3,15-4,5 μs. ^{[ 33 ]} En el Eclipse MV/6000 posterior, LDA y STA tardaban 0,44 μs, ADD, etc. tardaban 0,33 μs, MUL 2,2 μs, DIV 3,19 μs, ISZ 1,32 μs, FAD 5,17 μs, FMMD 11,66 μs. ^{[ 34 ]}

Este es un ejemplo mínimo de programación en lenguaje ensamblador Nova. Está diseñado para ejecutarse bajo RDOS e imprime la cadena " Hola, mundo " en la consola.

; un programa "hola, mundo" para Nova ejecutándose en RDOS ; utiliza la llamada al sistema PCHAR .titl hello .nrel .ent startinicio: dochar: lda 0 , @ pmsg ; cargar ac0 con el siguiente carácter, mov# 0 , 0 , snr ; probar ac0; saltar si no es cero (no cargar el resultado) jmp done .systm .pchar ; imprimir el primer jmp er ; saltado si OK movs 0 , 0 ; intercambiar bytes .systm .pchar ; imprimir el segundo jmp er ; saltado si OK isz pmsg ; apuntar al siguiente carácter jmp dochar ; volver a recorrerhecho: .systm ; salida normal .rtn er: .systm ; salida de error .ertn haltpmsg: . + 1 ; puntero al primer carácter de la cadena ; nota: los bytes se empaquetan de derecha a izquierda por defecto ; <15><12> denota un par CR LF. .txt / Hola , mundo. < 15 >< 12 >/ 0 ; palabra indicadora para finalizar la cadena.fin inicio

Los modelos básicos del Nova no incluían capacidades de multiplicación y división por hardware integradas para mantener precios competitivos. La siguiente rutina multiplica dos palabras de 16 bits para producir un resultado de una palabra de 16 bits (se ignora el desbordamiento). Demuestra el uso combinado de la operación ALU, desplazamiento y prueba (salto). Tenga en cuenta que cuando se llama a esta rutina mediante jsr, AC3 contiene la dirección de retorno . Esta es utilizada por la instrucción de retorno jmp 0,3. Una forma idiomática de borrar un acumulador es sub 0,0. Se pueden organizar otras instrucciones individuales para cargar un conjunto específico de constantes útiles (por ejemplo, -2, -1 o +1).

mpy: ; multiplicar AC0 <- AC1 * AC2, por Toby Thainsub 0 , 0 ; borrar resultado mbit: movzr 1 , 1 , szc ; desplazar multiplicador, probar lsb add 2 , 0 ; 1: sumar multiplicando movzl 2 , 2 , szr ; desplazar y probar cero jmp mbit ; no es cero, hacer otro bit jmp 0 , 3 ; retornar

La siguiente rutina imprime el valor de AC1 como un número binario de 16 dígitos en la consola RDOS. Revela otras peculiaridades del conjunto de instrucciones Nova. Por ejemplo, no hay ninguna instrucción para cargar un valor "inmediato" arbitrario en un acumulador (aunque las instrucciones de referencia de memoria sí codifican dicho valor para formar una dirección efectiva). Los acumuladores generalmente deben cargarse desde ubicaciones de memoria inicializadas (por ejemplo, n16). Otras máquinas contemporáneas como el PDP-11 y prácticamente todas las arquitecturas modernas permiten cargas inmediatas, aunque muchas como ARM restringen el rango de valores que se pueden cargar inmediatamente.

Debido a que la .systmmacro de llamada RDOS implementa una jsr, AC3 se sobrescribe con la dirección de retorno de la .pcharfunción. Por lo tanto, se necesita una ubicación temporal para preservar la dirección de retorno de quien llama a esta función. Para una rutina recursiva o reentrante, se debe usar una pila, de hardware si está disponible, de software si no. La instrucción de retorno se convierte en jmp @ retrnque aprovecha el modo de direccionamiento indirecto de Nova para cargar el PC de retorno.

Las definiciones de constantes al final muestran dos características del ensamblador: la base del ensamblador es octal por defecto ( 20= dieciséis), y las constantes de caracteres podrían codificarse como, por ejemplo "0, .

pbin: ; imprime AC1 en la consola como 16 dígitos binarios, por Toby Thainsta 3 , retrn ; guardar dirección de retorno lda 2 , n16 ; configurar bucle de contador de bits: lda 0 , chr0 ; cargar ASCII '0' movzl 1 , 1 , szc ; obtener el siguiente bit en acarreo inc 0 , 0 ; aumentar a '1' .systm .pchar ; AC0-2 preservado jmp err ; si hay error inc 2 , 2 , szr ; aumentar contador jmp loop ; repetir si no es cero lda 0 , spc ; imprimir un espacio .systm .pchar jmp err ; si hay error jmp @ retrnspc: " ;eso es un espacio chr0: "0 n16: -20 retrn: 0

• Hendrie, Gardner (22 de noviembre de 2002). "Historia oral de Edson (Ed) D. de Castro" (PDF) (Entrevista). Archivado (PDF) del original el 27 de diciembre de 2014.
• Supnik, Bob (10 de enero de 2004). "¿Qué era la PDP-X?" (PDF) . Archivado (PDF) del original el 10 de diciembre de 2004.