Articulo de referencia

Elmore retrasa

El retardo de Elmore es una aproximación simple del retardo a través de una red RC en un sistema electrónico. Se usa frecuentemente en aplicaciones como síntesis lógica , cálcul...

El retardo de Elmore es una aproximación simple del retardo a través de una red RC en un sistema electrónico. Se usa frecuentemente en aplicaciones como síntesis lógica , cálculo de retardo , análisis de temporización estática , colocación y enrutamiento , ya que es sencillo de calcular (especialmente en redes con estructura de árbol , que constituyen la gran mayoría de las redes de señal dentro de los circuitos integrados ) y es razonablemente preciso. [ 1 ] Incluso cuando no es exacto, suele ser fiel, en el sentido de que reducir el retardo de Elmore casi siempre reduce el retardo real, por lo que sigue siendo útil en la optimización.

El retardo de Elmore puede entenderse de varias maneras, todas matemáticamente idénticas.

  • Para redes con estructura de árbol, calcule el retardo a través de cada segmento como R ( resistencia eléctrica ) multiplicado por la capacitancia C ( capacitancia eléctrica ) aguas abajo. Sume los retardos desde la raíz hasta el sumidero .
  • Supongamos que la salida es una exponencial simple y busquemos la exponencial cuya integral sea igual a la respuesta verdadera. Esto equivale a realizar un ajuste de momentos con un solo momento, ya que el primer momento es una exponencial pura.
  • Encuentra una aproximación de un polo a la respuesta en frecuencia real. Esta es una aproximación de Padé de primer orden .

Hay muchas extensiones al retardo de Elmore. Se puede extender a límites superiores e inferiores [ 2 ]  para incluir la inductancia, así comoR{\displaystyle R}ydo{\displaystyle C}, para ser más precisos (aproximaciones de orden superior). [ 3 ] En el límite de igualar múltiples momentos, esto se convierte en Evaluación asintótica de la forma de onda . [ 4 ] [ 5 ]

Aplicación en el modelado de circuitos

Una interconexión simple (cable) entre dos componentes se puede modelar como una red en escalera RC. Si el cable se divide en 'norte{\displaystyle N}'segmentos, cada uno compuesto de resistencia'R{\displaystyle R}' y capacitancia 'do{\displaystyle C}', el circuito resultante es de ordennorte{\displaystyle N}Utilizando una aproximación de Padé de primer orden , el circuito complejo se puede reducir a una única resistencia equivalente.Req{\displaystyle R_{\text{eq}}}y capacitanciadoeq{\displaystyle C_{\text{eq}}}La constante de tiempo de este sistema de primer orden esReqdoeq{\displaystyle R_{\text{eq}}*C_{\text{eq}}}, que representa el retraso de Elmore.

Calculando el retardo de Elmore

Consideremos un cable simple que conecta dos nodos, A y B, como se muestra en la Fig. 1., el retardo de Elmore (TD{\displaystyle T_{D}}) de A a B se calcula de la siguiente manera.

Figura 1. Modelo RC de un cable simple que conecta los nodos A y B.

TD=R1do1+(R1+R2)do2+(R1+R2+R3)do3+(R1+R2+R3+R4)(do4+doInortepagB){\displaystyle T_{D}=R_{1}C_{1}+(R_{1}+R_{2})C_{2}+(R_{1}+R_{2}+R_{3})C_{3}+(R_{1}+R_{2}+R_{3}+R_{4})(C_{4}+C_{Inp_{B}})}

En términos más generales, para una interconexión modelada con 'norte{\displaystyle n}' red RC de la serie,

el retraso de Elmore (TD{\displaystyle T_{D}}) viene dado pori=1norte(j=1iRj)doi{\displaystyle \sum _{i=1}^{n}\left(\sum _{j=1}^{i}R_{j}\right)C_{i}}

y el retardo de propagación de salida del 50% viene dado porln(2)TD{\displaystyle \ln(2)\cdot T_{D}}.

Tipos de retardo de Elmore

El retardo de Elmore se divide comúnmente en dos componentes para simplificar: retardo de Elmore intrínseco y retardo de Elmore extrínseco . El retardo de Elmore intrínseco surge de la resistencia y capacitancia parásitas de la propia interconexión, mientras que el retardo de Elmore extrínseco se atribuye a la red de carga, que normalmente se modela como la capacitancia de entrada de la red de carga en el nodo B (denotada como C Inp_B ).

Retardo intrínseco y extrínseco de Elmore denotado por TIntrínseco{\displaystyle T_{\text{Intrínseco}}}y TExtrínseco{\displaystyle T_{\text{Extrínseco}}}de la red RC en la Fig. 1. se dan de la siguiente manera:

TIntrínseco=R1do1+(R1+R2)do2+(R1+R2+R3)do3+(R1+R2+R3+R4)do4{\displaystyle T_{\text{Intrínseco}}=R_{1}C_{1}+(R_{1}+R_{2})C_{2}+(R_{1}+R_{2}+R_{3})C_{3}+(R_{1}+R_{2}+R_{3}+R_{4})C_{4}}

TExtrínseco=(R1+R2+R3+R4)doInortepagB{\displaystyle T_{\text{Extrínseco}}=(R_{1}+R_{2}+R_{3}+R_{4})C_{Inp_{B}}}

Por lo tanto, retraso total de Elmore:TD=TIntrínseco+TExtrínseco{\displaystyle T_{D}=T_{\text{Intrínseco}}+T_{\text{Extrínseco}}}

Elmore retrasa la ramificación de las redes RC

Para calcular el retardo de Elmore de una red RC ramificada, las capacitancias de las ramas que no se encuentran en la trayectoria de la señal hacia la salida se agrupan en los puntos de ramificación correspondientes en la trayectoria principal. El retardo de Elmore se calcula entonces como si se tratara de una red RC simplificada.

Figura 2., Red RC ramificada.

En la Fig. 2, para calcular el retardo de Elmore del nodo A al nodo B, las resistenciasR5,R6{\displaystyle R_{5},R_{6}}, yR7{\displaystyle R_{7}}En la red ramificada se ignoran. Sin embargo, las capacitanciasdo5,do6{\displaystyle C_{5},C_{6}}, ydo7{\displaystyle C_{7}}En la ruta de ramificación, C se agrupa en el nodo de ramificación en la ruta de señal principal, colocado efectivamente en paralelo con la capacitancia.do2{\displaystyle C_{2}}Esta simplificación permite calcular el retardo de Elmore utilizando la red RC simplificada.

Por lo tanto, el retraso de Elmore de A a B se denota porTDAB{\displaystyle T_{D_{AB}}}es el siguiente,TDAB=R1do1+(R1+R2)(do2+do5+do6+do7)+(R1+R2+R3)do3+(R1+R2+R3+R4)do4{\displaystyle T_{D_{AB}}=R_{1}C_{1}+(R_{1}+R_{2})(C_{2}+C_{5}+C_{6}+C_{7})+(R_{1}+R_{2}+R_{3})C_{3}+(R_{1}+R_{2}+R_{3}+R_{4})C_{4}}

De manera similar, para calcular el retardo de Elmore de A a C, las resistenciasR3{\displaystyle R_{3}}yR4{\displaystyle R_{4}}se ignoran y capacitanciado3{\displaystyle C_{3}}ydo4{\displaystyle C_{4}}se agrupan en el nodo de ramificación, y simplemente encontramos el retardo de la red RC simple de A a C.

Retraso de Elmore desde el nodo A al C (TDAdo{\displaystyle T_{D_{AC}}}) viene dado por,TDAdo=R1do1+(R1+R2)(do2+do3+do4)+(R1+R2+R5)do5+(R1+R2+R5+R6)do6+(R1+R2+R5+R6+R7)do7{\displaystyle T_{D_{AC}}=R_{1}C_{1}+(R_{1}+R_{2})(C_{2}+C_{3}+C_{4})+(R_{1}+R_{2}+R_{5})C_{5}+(R_{1}+R_{2}+R_{5}+R_{6})C_{6}+(R_{1}+R_{2}+R_{5}+R_{6}+R_{7})C_{7}}

y el retardo de propagación de salida del 50% viene dado porln(2)TDAdo{\displaystyle \ln(2)\cdot T_{D_{AC}}}.

Técnicas para reducir el retraso de Elmore

Un método sencillo para reducir el retardo intrínseco de Elmore consiste en insertar búferes a lo largo de las interconexiones largas. Esto divide la red RC en segmentos más pequeños, reduciendo así el retardo total.

De las ecuaciones anteriores, queda claro que el retardo de Elmore entre dos compuertas lógicas conectadas por un simple cable se debe principalmente a la resistencia parásita del cable. La resistencia R de un cable viene dada porR=ρLA{\displaystyle R=\rho {\frac {L}{A}}}

donde ρ es la resistividad , L es la longitud del cable y A es el área de la sección transversal . Dado que la resistencia es inversamente proporcional al área de la sección transversal, aumentar A reduce la resistencia. Sin embargo, aumentar el área de la sección transversal también aumenta la capacitancia , dada pordo=ε0Ad{\displaystyle C={\frac {\varepsilon _ {0}A}{d}}}

donde ε 0 es la permitividad y d es la distancia de separación.

Para reducir eficazmente el retardo de Elmore, la geometría del cable se puede optimizar como se muestra en la Fig. 3. Una técnica comúnmente utilizada es el estrechamiento del cable , donde el área de la sección transversal del cable es mayor cerca del controlador y disminuye hacia la carga. Este diseño equilibra la relación entre resistencia y capacitancia, minimizando su efecto combinado y reduciendo el retardo general de manera más eficiente. [ 6 ]

Figura 3. Cable cónico que conecta el controlador (raíz) y la carga (sumidero).

Limitaciones de las técnicas de optimización de retardo

Con la miniaturización de los nodos tecnológicos de semiconductores, aumenta el número de capas metálicas disponibles para el enrutamiento. Sin embargo, el enrutamiento de señales desde las capas metálicas superiores hasta el silicio para insertar búferes requiere múltiples vías . Estas vías consumen valiosos recursos de enrutamiento, introducen parásitos adicionales a lo largo de la ruta y pueden bloquear otras rutas de señal, lo que provoca congestión.

De manera similar, el estrechamiento de los cables puede causar congestión en el enrutamiento y una mala utilización de las pistas, ya que la variación en el área de la sección transversal reduce el espacio disponible para el enrutamiento. Esta falta de uniformidad dificulta el enrutamiento de otros cables en el espacio restante. Además, para las interconexiones relacionadas con el suministro de energía, las secciones de cable más delgadas introducidas por el estrechamiento aumentan el riesgo de electromigración [ 7 ] , lo que puede provocar daños físicos en el cable y problemas de fiabilidad a largo plazo.

Véase también

Referencias

  1. Elmore, WC (1948). "Análisis transitorio de redes lineales amortiguadas con especial atención a los amplificadores de banda ancha". Journal of Applied Physics . 19 (1).
  2. Gupta, R.; Tutuianu, B.; Pileggi, LT (1997). "El retardo de Elmore como límite para árboles RC con señales de entrada generalizadas". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 16 (1): 95– 104.
  3. Tutuianu, B.; Dartu, F.; Pileggi, L. (1996). Una aproximación explícita del retardo del circuito RC basada en los tres primeros momentos de la respuesta impulsional . Las Vegas, NV. pp. 611– 616. doi : 10.1145/240518.240803 . 
  4. Pillage, Lawrence T.; Huang, Xueqing; Rohrer, Ronald A. (junio de 1989). "AWEsim: Evaluación asintótica de formas de onda para análisis de temporización" . Actas de la 26.ª Conferencia de Automatización de Diseño ACM/IEEE (DAC '89) . Las Vegas, NV, EE. UU.: ACM/IEEE. págs. 634–637 . 
  5. Chiprout, Eli; Nakhla, Michel S. (1994). "Evaluación asintótica de formas de onda". Evaluación asintótica de formas de onda: y ajuste de momentos para el análisis de interconexiones . Boston, MA: Springer US. págs. 15–39 . ISBN  978-0-7923-9413-6.
  6. Fishburn, JP (1997). Shaping a VLSI wire to minimize Elmore delay . París, Francia. pp. 244– 251. doi : 10.1109/EDTC.1997.582366 . 
  7. Alpert, Charles J.; Devgan, Anirudh; Quay, Stephen T. (1999). ¿Vale la pena el estrechamiento de los cables? Conferencia internacional IEEE/ACM sobre diseño asistido por computadora. San José, California, EE. UU.: IEEE Press. págs. 430–436 .