Hispanopedia Wiki
El PA-7100 es un microprocesador desarrollado por Hewlett-Packard (HP) que implementó la arquitectura de conjunto de instrucciones (ISA) PA-RISC 1.1 . También se lo conoce como PCX-T y por su nombre en código Thunderbird . Se presentó a principios de 1992 y fue el primer microprocesador PA-RISC en integrar la unidad de punto flotante (FPU) en la matriz. Operaba a 33 – 100 MHz y competía principalmente con el Alpha 21064 de Digital Equipment Corporation (DEC) en los mercados de estaciones de trabajo y servidores . Los usuarios del PA-7100 fueron HP en sus estaciones de trabajo HP 9000 y Stratus Computer en sus servidores tolerantes a fallas Continuum.
Se basó en el conjunto de chips PA-7000 (PCX-S), una implementación anterior de PA-RISC que constaba de un microprocesador y una FPU. El PA-7100 contiene 850 000 transistores y mide 14,3 x 14,3 mm para un área de 204,49 mm². Fue fabricado por HP en su proceso CMOS26B, un proceso de metal-óxido-semiconductor complementario (CMOS) de 0,8 μm . El PA-7100 está empaquetado en una matriz de rejilla de pines de cerámica de 504 pines que tiene un difusor de calor de cobre-tungsteno .
En 1994 se presentó el PA-7100 mejorado, el PA-7150. Funcionaba a 125 MHz gracias a un diseño de circuito mejorado. Se fabricó con el mismo proceso CMOS26B que el PA-7100.
Ambos microprocesadores se fabricaron en las plantas de fabricación de HP en Corvallis, Oregón y Fort Collins, Colorado . [1]
Los microprocesadores PA-7100LC y PA-7200 también se basaron en el PA-7100. [2] [3]
Notas
- ^ DeTar 1993
- ^ Chan y otros 1996
- ^ Gwennap 1994
Referencias
- "Procesador PA-7100 PA-RISC". OpenPA.net.
- Asprey, T.; Averill, GS; DeLano, E.; Mason, R.; Weiner, B.; Yetter, J. (junio de 1993). "Características de rendimiento del microprocesador PA7100". IEEE Micro . 13 (3): 22–35. doi :10.1109/40.216746. S2CID 27900483.
- Chan, KK; Hay, CC; Keller, JR; Kurpanek, GP; Schumacher, FX; Zheng, J. (febrero de 1996). "Diseño de la CPU HP PA 7200" (PDF) . Hewlett-Packard Journal . 47 (1): 25–33. CiteSeerX 10.1.1.301.5229 .
- DeLano, E.; Walker, W.; Yetter, J.; Forsyth, M. (1992). "Un procesador PA-RISC superescalar de alta velocidad". Actas de Compcon primavera de 1992. IEEE. págs. 116–121. doi :10.1109/CMPCON.1992.186696. ISBN. 0-8186-2655-0. Número de identificación del sujeto 21611475.
- DeTar, Jim (20 de diciembre de 1993). "HP presenta la arquitectura PA-RISC; parte de una hoja de ruta a cinco años". Electronic News .
- Gwennap, Linley (7 de marzo de 1994). "PA-7200 permite sistemas MP económicos" (PDF) . Informe sobre microprocesadores .
- Heikes, C. (1994). "Una matriz de multiplicadores de 4,5 mm2 para un coprocesador en cascada de 200 MFLOP". Actas de la Conferencia Internacional de Circuitos de Estado Sólido del IEEE — ISSCC '94. IEEE. págs. 290–1. doi :10.1109/ISSCC.1994.344637. ISBN 0-7803-1844-7.S2CID56561424 .
- Yetter, J.; Miller, B.; Jaffe, W.; DeLano, E. (1992). "Un chip CPU/coprocesador PA-RISC superescalar de 100 MHz". Simposio de 1992 sobre circuitos VLSI . Compendio de artículos técnicos . IEEE. págs. 12-13. doi :10.1109/VLSIC.1992.229260. ISBN . 0-7803-0701-1.S2CID60632513 .