PA-7100LC

El PA-7100LC es un microprocesador que implementa la arquitectura de conjunto de instrucciones (ISA) PA-RISC 1.1 desarrollada por Hewlett-Packard (HP). También se lo conoce como PCX-L y por su nombre en código, Hummingbird . Fue diseñado como un microprocesador de bajo costo para sistemas de gama baja. ^[1] Los primeros sistemas que incorporaron el PA-7100LC se introdujeron en enero de 1994. Estos sistemas usaban velocidades de reloj de 60 y 80 MHz . Una parte de 100 MHz debutó en junio de 1994. El PA-7100LC fue el primer microprocesador PA-RISC en implementar las instrucciones multimedia MAX-1 , una extensión temprana del conjunto de instrucciones multimedia de instrucción única, múltiples datos (SIMD) que proporcionaba instrucciones para mejorar el rendimiento de la decodificación de video MPEG .

El PA-7100LC se basó en el PA-7100 . Las principales mejoras fueron una ejecución superescalar mejorada y una unidad entera adicional. El PA-7100LC también implementó mejoras arquitectónicas que incluyen las instrucciones multimedia MAX-1, páginas de memoria no almacenables en caché y soporte bi-endian . La ejecución superescalar se mejoró agregando la unidad entera adicional y modificando la lógica de control para que se puedan emitir dos instrucciones enteras, dos operaciones unitarias de carga-almacenamiento o un entero y una carga o un almacenamiento en un ciclo, además de las combinaciones de instrucciones existentes admitidas por el PA-7100.

Se realizaron varias modificaciones a los circuitos derivados del PA-7100LC. De manera destacada, se modificó el multiplicador de unidad de punto flotante para que ocupara menos área al reducir a la mitad el árbol de sumadores de acarreo-guardado que sumaban los productos parciales de la mantisa . Esta simplificación dejó la latencia de las multiplicaciones de precisión simple sin cambios (dos ciclos), pero aumentó la latencia de las multiplicaciones de precisión doble a tres ciclos. La pérdida de rendimiento se consideró aceptable ya que el PA-7100LC fue diseñado para estaciones de trabajo multimedia de gama media donde las multiplicaciones de precisión simple son más frecuentes. Integrado en la matriz para reducir los costos hay un controlador de memoria que admite hasta 2 GB de memoria y un controlador de E/S.

La organización de las cachés es diferente a la de la mayoría de las CPU PA-RISC diseñadas por HP. Las grandes cachés externas de instrucciones y datos han sido reemplazadas por una caché de instrucciones en chip con una capacidad de 1 KB y una gran caché externa de 8 KB a 2 MB. La caché externa está unificada y contiene tanto instrucciones como datos. ^[1]

El PA-7100LC consta de 900.000 transistores y mide 14,2 x 14,2 mm para un área de 201,64 mm ^{2 . Fue fabricado por HP en su proceso CMOS26B de metal de tres niveles de 0,8 μm. El PA-7100LC está empaquetado en una} matriz de rejilla de pines cerámicos de 432 pines .

El PA-7300LC fue un desarrollo posterior del PA-7100LC. Se presentó a mediados de 1996 como un microprocesador de gama baja a media que complementaba al PA-8000 de gama alta en las estaciones de trabajo y servidores de HP. El PA-7300LC integra un PA-7100LC mejorado, cachés de instrucciones y datos de 64 KB, controlador de caché L2, controlador de memoria y un controlador de bus GSC en un solo chip. Fue el primer microprocesador PA-RISC que incluyó una cantidad significativa de caché en chip. La caché unificada L2 era opcional y podía protegerse por paridad. Podía construirse a partir de SRAM de registro a registro, de flujo continuo o asincrónica.

El PA-7300LC contenía 9,2 millones de transistores, de los cuales 1,2 millones se utilizan en lógica y 8 millones en cachés; y medía 15,3 por 17,0 mm para un área de 260,1 mm ² . Fue fabricado por HP en su proceso CMOS14C, un proceso CMOS de cuatro capas de metal de 0,5 μm y 3,3 V.

Este diseño incluye un famoso "garabato de silicona" de un dinosaurio velociraptor (visible aquí en la esquina superior derecha de la imagen del troquel). ^[2]

• Gwennap, Linley (24 de enero de 1994). "Nuevo procesador PA-RISC decodifica vídeo MPEG". Microprocessor Report , págs. 16-17.
• Gwennap, Linley (13 de noviembre de 1995). "El PA-7300LC integrado alimenta el rango medio de HP". Informe sobre microprocesadores .
• Hollenbeck, D. et al. (1996). "PA7300LC integra caché para lograr una mejor relación costo/rendimiento". COMPCON '96 Digest of Technical Papers .
• Josephson, D.; Storey, M.; Dixon, D. (1995). "Pruebas IDDQ de microprocesadores: un estudio de caso". IEEE Design & Test of Computers .
• Josephson, DD; Dixon, DJ; Arnold, BJ (1993). "Características de prueba del procesador HP PA7100LC". Actas de la Conferencia Internacional de Pruebas del IEEE .
• Kever, W. et al. (1997). "Un microprocesador RISC de 200 MHz con cachés en chip de 128 kB". ISSCC Digest of Technical Papers .
• Knebel, P. et al. (1993). "PA7100LC de HP: un procesador PA-RISC superescalar de bajo costo". COMPCON Spring '93 Digest of Papers .
• Knebel, P. et al. (1995). "El microprocesador PA 7100LC: un estudio de caso de decisiones de diseño de circuitos integrados en un entorno competitivo". hpjournal, abril de 1995".
• Lee, RB (1995). "Vídeo MPEG en tiempo real mediante descomposición por software en un procesador PA-RISC".
• Lee, RB (abril de 1995). "Aceleración de multimedia con microprocesadores mejorados". IEEE Micro .
• Meneghini, T.; Josephson, D. (1997). "Prueba IDDQ de un microprocesador HP PA-RISC de 180 MHz con cachés programados de redundancia". IEEE International Workshop on IDDQ Digest of Technical Papers .
• Undy, S. et al. (abril de 1994). "Un conjunto de chips de bajo costo para estaciones de trabajo multimedia y gráficas". IEEE Micro .
• Procesador PA-RISC PA-7100LC OpenPA.net
• Procesador PA-RISC PA-7300LC OpenPA.net

Hummingbird: un procesador PA_RISC superescalador de bajo coste, conferencia de Stephen Undy