Hispanopedia Wiki
Articulo de referencia

NEC V60

Name \"V60 D70616\" in bottom center"},"manuf1":{"wt":"[[NEC]]"},"produced-start":{"wt":"V60: 1986 V70: 1987 V80: 1989 AFPP: 1989"},"produced-end":{"wt":""},"slowest":{"wt":"V60...

Hispanopedia WikiContenido en espanolLectura gratuita

El NEC V60 [ 1 ] [ 2 ] es un microprocesador CISC fabricado por NEC a partir de 1986. Se introdujeron varias versiones mejoradas con la misma arquitectura de conjunto de instrucciones (ISA), el V70 en 1987 y el V80 y AFPP en 1989. Fueron sucedidos [ 3 ] por las familias de productos V800 , que actualmente produce Renesas Electronics .

La familia V60 incluye una unidad de punto flotante [ 4 ] (FPU) y una unidad de gestión de memoria (MMU), así como soporte para un sistema operativo en tiempo real (RTOS) tanto para sistemas orientados a aplicaciones de usuario basados ​​en Unix [ 5 ] como para sistemas embebidos orientados al control de hardware basados ​​en ITRON . Se pueden utilizar en un mecanismo tolerante a fallos multi-CPU sincronizado denominado FRM. Las herramientas de desarrollo incluían el sistema certificado por Ada MV-4000 y un emulador en circuito (ICE).

Las aplicaciones de los V60/V70/V80 abarcaban una amplia gama de áreas, incluyendo centrales telefónicas de conmutación de circuitos , minicomputadoras , sistemas de guía aeroespacial , [ 6 ] procesadores de texto , computadoras industriales y diversos juegos arcade .

Introducción

El NEC V60 [ 2 ] [ 1 ] es un procesador CISC [ 7 ] fabricado por NEC a partir de 1986. [ 8 ] Fue el primer microprocesador de propósito general de 32 bits disponible comercialmente en Japón. [ 9 ]

Basado en un diseño relativamente tradicional para la época, [ 10 ] [ 11 ] [ 12 ] [ 13 ] [ 14 ] el V60 representó un cambio radical con respecto al procesador anterior de la serie V de 16 bits de NEC, el V20-V50 , [ 15 ] que se basaba en el modelo Intel 8086 , [ 7 ] aunque el V60 tenía la capacidad de emular el V20/V30. [ 1 ] : §10

Según la documentación de NEC, este cambio en la arquitectura de la computadora se debió a la creciente demanda y diversidad de lenguajes de programación de alto nivel . Estas tendencias requerían un procesador con un rendimiento mejorado, logrado al duplicar el ancho del bus a 32 bits, y con mayor flexibilidad facilitada por un gran número de registros de propósito general. [ 2 ] [ 1 ] Estas eran características comunes de los chips RISC . [ 16 ] En ese momento, una transición de CISC a RISC parecía traer muchos beneficios para los mercados emergentes.

Hoy en día, los chips RISC son comunes, y los diseños CISC —como el x86 de Intel y el 80486— que han sido predominantes durante varias décadas, adoptan internamente características RISC en sus microarquitecturas . [ 17 ] [ 18 ] Según Pat Gelsinger de Intel , la retrocompatibilidad binaria para el software heredado es más importante que cambiar el ISA. [ 19 ]

Descripción general

Conjunto de instrucciones

El V60 ( también conocido como μPD70616) conservaba una arquitectura CISC . [ 20 ] Su manual describe su arquitectura como poseedora de "características de supercomputadoras y mainframes de gama alta ", con un conjunto de instrucciones totalmente ortogonal que incluye instrucciones de longitud no uniforme, operaciones de memoria a memoria que incluyen manipulación de cadenas y esquemas complejos de direccionamiento de operandos. [ 1 ] [ 2 ] [ 16 ]

Familia

El V60 funciona internamente como un procesador de 32 bits, mientras que externamente proporciona buses de datos de 16 bits y de direcciones de 24 bits. Además, el V60 tiene 32 registros de propósito general de 32 bits. [ 1 ] : §1 Su arquitectura básica se utiliza en varias variantes. El V70 (μPD70632), lanzado en 1987, proporciona buses externos de 32 bits. Lanzado en 1989, el V80 (μPD70832) [ 21 ] es la culminación de la serie: tiene cachés en el chip, un predictor de bifurcaciones y menor dependencia del microcódigo para operaciones complejas. [ 22 ]

Software

Los sistemas operativos desarrollados para la serie V60-V80 están generalmente orientados a operaciones en tiempo real . Se adaptaron varios sistemas operativos a la serie, incluidas versiones en tiempo real de Unix e ITRON. [ 23 ] [ 24 ]

Debido a que el V60/V70 se usó en varios juegos arcade japoneses , su arquitectura de conjunto de instrucciones se emula en el simulador de CPU MAME . [ 25 ] El código fuente abierto más reciente está disponible en el repositorio de GitHub . [ 26 ]

FRM

Los tres procesadores cuentan con el mecanismo síncrono de bloqueo modular múltiple FRM (Functional Redundancy Monitoring) , que permite sistemas informáticos tolerantes a fallos . Requiere varios dispositivos del mismo modelo, uno de los cuales opera en "modo maestro", mientras que los demás dispositivos escuchan al maestro en "modo verificador". Si dos o más dispositivos generan simultáneamente resultados diferentes a través de sus pines de "salida de fallo", circuitos externos pueden tomar una decisión por mayoría. Además, se puede seleccionar un método de recuperación para la instrucción incorrecta —ya sea "retroceso por reintento" o "avance por excepción"— mediante un pin externo. [ 27 ] [ 28 ] [ 1 ] : §11 [ 21 ] [ 29 ] [ 30 ] : §3–229, 266

V60

El trabajo en el procesador V60 comenzó en 1982 con unos 250 ingenieros bajo el liderazgo de Yoichi Yano, [ 31 ] y el procesador debutó en febrero de 1986. [ 32 ] Tenía una arquitectura de seis etapas, una unidad de gestión de memoria integrada y aritmética de punto flotante. Fue fabricado utilizando una tecnología de proceso CMOS de aluminio de dos capas, bajo una regla de diseño de 1,5 μm , para implementar 375.000 transistores en un chip de 13,9 × 13,8 mm 2. [ 8 ] [ 33 ] Funciona a 5 V y fue empaquetado inicialmente en un PGA de 68 pines . [ 34 ] La primera versión funcionaba a 16 MHz y alcanzaba 3,5 MIPS . [ 33 ] Su precio de muestra en el lanzamiento se fijó en 100.000 yenes (588,23 dólares). Entró en producción a gran escala en agosto de 1986. [ 33 ]   

Sega Virtua Racing basado en Sega Model 1 ( Enlace externo )

Sega empleó este procesador para la mayoría de sus juegos arcade en la década de 1990; tanto la arquitectura Sega System 32 como la Sega Model 1 usaron el V60 como su CPU principal. (Esta última usó la variante μPD70615 de menor costo, [ 35 ] que no implementa la emulación V20/V30 ni FRM. [ 36 ] [ 37 ] ) El V60 también se usó como CPU principal en la arquitectura arcade SSV, llamada así porque fue desarrollada conjuntamente por Seta , Sammy y Visco . [ 38 ] Sega consideró originalmente usar un  V60 de 16 MHz como base para su consola Sega Saturn ; pero después de saber que la PlayStation empleaba un procesador MIPS R3000A de 33,8  MHz , optó por el diseño dual SH-2 para el modelo de producción. [ 39 ]

En 1988, NEC lanzó un kit llamado PS98-145-HMW [ 40 ] para entusiastas de Unix . El kit contenía una placa procesadora V60 que podía conectarse a modelos seleccionados de la serie de computadoras PC-9800 y una distribución de su puerto UNIX System V , el PC-UX/V Rel 2.0 (V60) , en 15 disquetes de 8 pulgadas . El precio de venta sugerido para este kit era de 450 000 yenes. [ 40 ] Las propias empresas del grupo NEC emplearon intensivamente el procesador V60. Su conmutador de circuitos telefónicos (centralita), que fue uno de los primeros objetivos previstos, utilizaba V60. En 1991, ampliaron su línea de productos de procesadores de texto con la serie Bungou Mini (文豪ミニ en japonés) 5SX, 7SX y 7SD, que utilizaban el V60 para el procesamiento rápido de fuentes de contorno , mientras que el procesador principal del sistema era un NEC V33  de 16 MHz . [ 41 ] [ 42 ] Además, se emplearon variantes del microcódigo V60 en la serie de minicomputadoras MS-4100 de NEC , que era la más rápida de Japón en ese momento. [ 43 ] [ 44 ] [ 45 ]

V70

V70 (μPD70632GD-20) en encapsulado QFP , montado en una placa de circuito impreso Jaleco Mega System32.

El V70 (μPD70632) mejoró al V60 al aumentar los buses externos a 32 bits, igualando los buses internos. También se fabricó en 1,5  μm con un proceso de dos capas metálicas. Su chip de 14,35 × 14,24 mm² tenía 385 000 transistores y estaba empaquetado en un PGA cerámico de 132 pines . Su MMU tenía soporte para paginación bajo demanda . Su unidad de punto flotante era compatible con IEEE 754. [ 29 ] La versión de 20  MHz alcanzó un rendimiento máximo de 6,6 MIPS y su precio, en su lanzamiento en agosto de 1987, era de ¥100 000 (719,42 dólares). La capacidad de producción inicial era de 20 000 unidades por mes. [ 46 ] Un informe posterior lo describe como fabricado en CMOS de 1,2 micrómetros en un chip de 12,23 × 12,32 mm 2. [ 21 ] El V70 tenía un sistema de bus externo no segmentado de dos ciclos (T1-T2), mientras que el del V60 operaba a 3 o 4 ciclos (T1-T3/T4). [ 21 ] [ 2 ] Por supuesto, las unidades internas eran segmentadas.

El V70 fue utilizado por Sega en su System Multi 32 [ 47 ] y por Jaleco en su Mega System 32. (Véase la foto del V70 montado en la placa de circuito impreso de este último sistema ). [ 48 ]

Despegue del vuelo  17 del H-IIA, parte de cuya carga útil era la nave espacial Akatsuki (Venus Climate Orbiter).

JAXA integró su variante del V70, con el sistema operativo ITRON RX616 , en la computadora de control de guiado de los cohetes portadores H-IIA , en satélites como el Akatsuki (Venus Climate Orbiter) y el módulo Kibo de la Estación Espacial Internacional (ISS) . [ 6 ] [ 49 ] [ 50 ] Los vehículos de lanzamiento H-IIA se desplegaron en Japón, aunque sus cargas útiles incluían satélites de países extranjeros. Como se describe en la hoja de ruta LSI (MPU/ASIC) de JAXA , esta variante del V70 se denomina "MPU de 32 bits (H32/V70)", cuyo desarrollo, probablemente incluyendo la fase de pruebas (QT), fue "desde mediados de la década de 1980 hasta principios de la década de 1990". [ 51 ] : 9 [ 52 ] Esta variante se utilizó hasta su reemplazo, en 2013, por el microprocesador HR5000 de 64 bits y 25 MHz , que se basa en la arquitectura MIPS64-5Kf , [ 53 ] fabricado por HIREC, cuyo desarrollo se completó alrededor de 2011. [ 54 ] [ 55 ] [ 56 ] 

La adquisición de datos del entorno espacial para el V70 se realizó en las instalaciones expuestas de Kibo-ISS.

V80

El V80 (μPD70832) [ 21 ] se lanzó en la primavera de 1989. Al incorporar cachés en el chip y un predictor de bifurcación , fue declarado el 486 de NEC por Computer Business Review . [ 58 ] [ 59 ] El rendimiento del V80 era de dos a cuatro veces mayor que el del V70, dependiendo de la aplicación. Por ejemplo, comparado con el V70, el V80 tenía un multiplicador de hardware de 32 bits que redujo el número de ciclos necesarios para completar una instrucción de máquina de multiplicación entera de 23 a 9. (Para diferencias más detalladas, consulte la sección de arquitectura de hardware a continuación). El V80 se fabricó en un proceso CMOS de 0,8 micrómetros en un área de chip de 14,49 × 15,47 mm 2 , implementando 980.000 transistores. Se empaquetó en un PGA de 280 pines y operaba a 25 y 33  MHz con un rendimiento máximo declarado de 12,5 y 16,5 MIPS, respectivamente. El V80 tenía  cachés en el chip separadas de 1 KB tanto para instrucciones como para datos. Tenía un predictor de bifurcación de 64 entradas , al que se le atribuyó una mejora de rendimiento del 5 %. Los precios de lanzamiento del V80 se citaron como equivalentes a 1200 dólares para el  modelo de 33 MHz y 960 dólares para el modelo de 25 MHz. Supuestamente, se programó  un modelo de 45 MHz para 1990, [ 59 ] pero no se materializó. 

El V80, con chips μPD72691 co-FPP y μPD71101 periféricos simples , se utilizó para una computadora industrial que ejecutaba el sistema operativo UNIX en tiempo real RX-UX832 y un sistema de ventanas basado en X11-R4 . [ 60 ] [ 61 ]

AFPP (co-FPP)

El procesador avanzado de punto flotante (AFPP) (μPD72691) es un coprocesador para operaciones aritméticas de punto flotante. [ 62 ] Los V60/V70/V80 pueden realizar aritmética de punto flotante, pero son muy lentos porque carecen de hardware dedicado a tales operaciones. En 1989, para compensar el rendimiento de punto flotante bastante débil de los V60/V70/V80, NEC lanzó este coprocesador de punto flotante de 80 bits para operaciones de precisión simple de 32 bits, precisión doble de 64 bits y precisión extendida de 80 bits según las especificaciones IEEE 754. [ 4 ] [ 21 ] Este chip tenía un rendimiento de 6,7 MFLOPS , realizando multiplicación de matriz -vector mientras operaba a 20  MHz. Se fabricó utilizando un proceso CMOS de doble capa metálica de 1,2 micrómetros, lo que dio como resultado 433 000 transistores en un chip de 11,6 × 14,9 mm² . [ 4 ] Se empaquetó en un PGA de 68 pines . Este coprocesador se conectaba a un V80 a través de un bus dedicado, y a un V60 o V70 a través de un bus principal compartido, lo que limitaba el rendimiento máximo. [ 21 ]

Arquitectura de hardware

Los V60/V70/V80 compartían una arquitectura básica. Tenían treinta y dos registros de propósito general de 32 bits , de los cuales los tres últimos se usaban comúnmente como puntero de pila , puntero de marco y puntero de argumento , lo que coincidía bien con las convenciones de llamada de los compiladores de lenguajes de alto nivel . [ 29 ] [ 63 ] Los V60 y V70 tienen 119 instrucciones de máquina, [ 29 ] y ese número se extendió ligeramente a 123 instrucciones para el V80. Las instrucciones tienen una longitud no uniforme , entre uno y 22 bytes, [ 1 ] y toman dos operandos, ambos direccionables en la memoria principal. [ 21 ] Después de estudiar el manual de referencia del V60, Paul Vixie lo describió como "una arquitectura muy parecida a la VAX , con un modo de emulación V20/V30 (lo que [...] significa que puede ejecutar software Intel 8086/8088)". [ 64 ]

El V60–V80 tiene una unidad de gestión de memoria (MMU) integrada [ 8 ] [ 62 ] que divide un espacio de direcciones virtuales de 4 GB en cuatro secciones de 1 GB, cada sección dividida a su vez en 1024 áreas de 1 MB , y cada área compuesta por 256 páginas de 4 KB . En el V60/V70, cuatro registros (ATBR0 a ATBR3) almacenan punteros de sección, pero las entradas de las tablas de área (ATE) y las entradas de las tablas de página (PTE) se almacenan en RAM externa. El V80 fusionó los registros ATE y ATBR —ambos integrados en el chip, con solo las entradas PTE almacenadas en RAM externa— lo que permite una ejecución más rápida de los fallos del búfer de traducción anticipada (TLB) al eliminar una lectura de memoria. [ 21 ]

Los búferes de traducción de direcciones (TLB) en los procesadores V60/70 son totalmente asociativos de 16 entradas, con reemplazo realizado por microcódigo . El V80, en cambio, tiene un TLB asociativo de 64 entradas con dos vías, con reemplazo realizado por hardware. El reemplazo del TLB tardaba 58 ciclos en el V70 e interrumpía la ejecución segmentada de otras instrucciones. En el V80, un reemplazo del TLB tarda solo 6 u 11 ciclos, dependiendo de si la página se encuentra en la misma área; la interrupción de la segmentación ya no ocurre en el V80 debido a la unidad de hardware independiente para el reemplazo del TLB, que opera en paralelo con el resto del procesador. [ 21 ]

Los tres procesadores utilizan el mismo mecanismo de protección, con 4 niveles de protección establecidos mediante una palabra de estado del programa , siendo el Anillo 0 el nivel privilegiado que podría acceder a un conjunto especial de registros en los procesadores. [ 21 ]

Los tres modelos admiten una configuración de redundancia de triple modo con tres CPU utilizadas en un esquema de tolerancia a fallos bizantinos con congelación del bus, reintento de instrucciones y señales de reemplazo de chips. [ 21 ] [ 28 ] El V80 añadió señales de paridad a sus buses de datos y direcciones. [ 21 ]

Las operaciones con cadenas se implementaron en microcódigo en los V60/V70; pero en el V80, estas se vieron facilitadas por una unidad de control de datos de hardware que funcionaba a máxima velocidad de bus. Esto hizo que las operaciones con cadenas fueran aproximadamente cinco veces más rápidas en el V80 que en los V60/V70. [ 21 ]

Todas las operaciones de punto flotante se implementan principalmente en microcódigo en toda la familia de procesadores y, por lo tanto, son bastante lentas. En el V60/V70, las operaciones de punto flotante de 32 bits tardan 120/116/137 ciclos para suma/multiplicación/división, mientras que las operaciones de punto flotante de 64 bits correspondientes tardan 178/270/590 ciclos. El V80 cuenta con cierta asistencia de hardware limitada para las fases de las operaciones de punto flotante (por ejemplo, la descomposición en signo, exponente y mantisa), por lo que se afirmó que su unidad de punto flotante era hasta tres veces más eficaz que la del V70, con operaciones de punto flotante de 32 bits que tardan 36/44/74 ciclos y operaciones de 64 bits que tardan 75/110/533 ciclos (suma/multiplicación/división). [ 21 ]

Sistemas operativos

Unix (no en tiempo real y en tiempo real)

NEC adaptó varias variantes del sistema operativo Unix a sus procesadores V60/V70/V80 para sistemas orientados a aplicaciones de usuario, incluidos los de tiempo real. La primera versión de la adaptación de UNIX System V de NEC para V60 se denominó PC-UX/V Rel 2.0 (V60). [ 65 ] (Véase también el enlace externo con fotos a continuación). NEC desarrolló una variante de Unix centrada en el funcionamiento en tiempo real para ejecutarse en V60/V70/V80. Denominada Real-time UNIX RX-UX 832, cuenta con una estructura de núcleo de doble capa, donde la planificación de tareas es gestionada por el núcleo de tiempo real. [ 5 ] También se desarrolló una versión multiprocesador de RX-UX 832, denominada MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems). [ 66 ] El prototipo de ordenador con MUSTARD utiliza ocho procesadores V70. Utiliza la función FRM y puede configurar y cambiar la configuración del maestro y del verificador a petición. [ 67 ] [ 68 ]

ITRON (en tiempo real)

Para sistemas embebidos orientados al control de hardware , el sistema operativo en tiempo real basado en ITRON , denominado RX616, fue implementado por NEC para los V60/V70. [ 27 ] [ 23 ] El RX616 de 32 bits fue una bifurcación continua del RX116 de 16 bits , que se utilizó para los V20-V50 . [ 46 ] [ 24 ]

FlexOS (en tiempo real)

En 1987, Digital Research, Inc. también anunció que planeaba portar FlexOS a los V60 y V70. [ 69 ]

CP/M y MS-DOS (versión antigua de 16 bits)

El V60 también puede ejecutar programas CP/M y MS-DOS (adaptados de la serie V20-V50) utilizando el modo de emulación V20/V30. [ 33 ] Según un artículo de 1991 en InfoWorld , Digital Research estuvo trabajando en una versión de Concurrent DOS para el V60 en algún momento; pero esta nunca se publicó, ya que los procesadores V60/V70 no se importaron a los EE. UU. para su uso en los compatibles con IBM PC. [ 70 ]

Herramientas de desarrollo

Compiladores cruzados de C/C++

Como parte de su kit de herramientas de desarrollo y entorno de desarrollo integrado (IDE), NEC tenía su propio compilador C , el PKG70616 "Paquete de herramientas de generación de software para V60/V70". [ 71 ] Además, GHS ( Green Hills Software ) creó su compilador C en modo nativo (MULTI), y MetaWare, Inc. (actualmente Synopsys , a través de ARC International ) creó uno, para V20/V30 (Intel 8086), en modo de emulación, llamado High C/C++. [ 72 ] [ 18 ] : reconocimiento Cygnus Solutions (actualmente Red Hat ) también portó GCC como parte de una bifurcación del sistema de compilación GNU mejorado (EGCS), [ 73 ] pero parece no ser público. [ 74 ] [ 75 ]

A partir de 2018El directorio específico del procesador necv70 todavía se mantiene activo en las bibliotecas del lenguaje C newlib (libc.a y libm.a) de RedHat . [ 76 ] El mantenimiento reciente parece haberse realizado en Sourceware.org. El código fuente más reciente está disponible en su repositorio git . [ 77 ]

Sistema MV-4100 con certificación Ada 83

El "sistema de plataforma" certificado por Ada 83 se denominó MV-4000 y se certificó como "MV4000". Esta certificación se realizó con un sistema objetivo que utilizaba el sistema operativo UNIX RX-UX 832 en tiempo real, ejecutándose en un sistema basado en VMEbus (IEEE 1014) con una placa procesadora V70 conectada. El host del compilador cruzado era una estación de trabajo de ingeniería NEC EWS 4800 , cuyo sistema operativo host, EWS-US/V , también estaba basado en UNIX System V. [ 78 ] [ 79 ] [ 80 ] [ 81 ]

El procesador recibió la validación Ada-83 de AETECH, Inc., [ 78 ] ejecutando las pruebas de capacidad de validación del compilador Ada . [ 82 ]

Kits de evaluación de tableros

NEC lanzó algunos kits de placas de evaluación enchufables para los modelos V60/V70.

Emulador en circuito

Soporte para depuración de software en el chip con el IE-V60

NEC basó su propio emulador en circuito completo (sin ROM ni JTAG ) basado en sonda , el IE-V60, en el V60, porque los propios chips V60/V70 tenían capacidades de chip emulador. El IE-V60 fue el primer emulador en circuito para V60 fabricado por NEC. También tenía una función de programador de PROM. Sección 9.4, pág. 205 [ 2 ] NEC lo describió como una "función de depuración de software fácil de usar". Los chips tienen varias excepciones de captura, como lectura (o escritura) de datos en la dirección especificada por el usuario y 2 puntos de interrupción simultáneamente. Sección 9 [ 1 ] 

Pines de estado del bus externo

El sistema de bus externo indica su estado mediante 3 pines de estado, que proporcionan tres bits para señalar condiciones tales como la primera búsqueda de instrucción después de una bifurcación, la búsqueda continua de instrucciones , el acceso a datos TLB , el acceso a datos individuales y el acceso a datos secuenciales . Sección 6.1, pág. 114 [ 2 ] 

Depuración con V80

Estas funciones de depuración de software y hardware también estaban integradas en el V80. Sin embargo, el V80 no contaba con un emulador en circuito , posiblemente porque la presencia de software como UNIX RX-UX 832 e ITRON RX616 en tiempo real hacía innecesaria dicha función. Una vez que Unix arranca, no se necesita un emulador en circuito para desarrollar controladores de dispositivos ni software de aplicación . Lo que se necesita es un compilador de C , un compilador cruzado y un depurador de pantalla —como GDB-Tk— compatible con el dispositivo de destino.

HP 64758

Hewlett-Packard (actualmente Keysight ) ofreció hardware de emulación en circuito basado en sonda para el V70, construido sobre sus sistemas HP 64700 Series, [ 83 ] [ 84 ] el sucesor de la serie HP 64000 , específicamente el HP 64758. [ 85 ] [ 86 ] [ 83 ] Permite la función de rastreo como un analizador lógico . Este equipo de prueba también muestra automáticamente el código fuente desensamblado , con visualización de datos de rastreo y sin un archivo objeto , [ 83 ] y muestra el código fuente en lenguaje de alto nivel cuando se proporcionan el código fuente y los archivos objeto y se compilaron en formato DWARF . También había una interfaz para el V60 (10339G) en el catálogo, [ 86 ] pero el cable largo de la sonda requería dispositivos "calificados de grado especial", es decir, el grado de alta velocidad V70.

HP 64758: Unidades principales, subunidades e interfaz alojada

Opciones de software

Opciones de hardware

Fallos

Fracaso estratégico de la microarquitectura V80

En su fase de desarrollo, se pensó que el V80 tendría el mismo rendimiento que el Intel 80486 , [ 87 ] pero terminaron teniendo muchas características diferentes. La ejecución interna para cada instrucción del V80 necesitaba al menos dos ciclos, mientras que la del i486 requería uno. La tubería interna del V80 parecía ser asíncrona con búfer , pero la del i486 era síncrona . En otras palabras, la microarquitectura interna del V80 era CISC , pero la del i486 era RISC . Ambas ISA permitían instrucciones CISC largas no uniformes , pero el i486 tenía un bus de memoria caché interna más ancho, de 128 bits , mientras que el del V80 tenía un ancho de 32 bits. Esta diferencia se puede ver en sus fotos de chips. [ 21 ] [ 18 ] [ 22 ] [ 17 ] El diseño fue fatal desde el punto de vista del rendimiento, pero NEC no lo cambió. NEC podría haber rediseñado el diseño físico , manteniendo el mismo nivel de transferencia de registros , pero no lo hizo.

Falta de éxito comercial

La arquitectura V60-V80 no tuvo mucho éxito comercial. [ 32 ]

Los V60, V70 y V80 figuraban en los catálogos de NEC de 1989 y 1990 en su encapsulado PGA . [ 88 ] [ 89 ] Un catálogo de NEC de 1995 aún incluía los V60 y V70 (no solo en su versión PGA sino también en un encapsulado QFP , e incluía además una variante de bajo coste del V60 denominada μPD70615, que eliminaba la emulación V20/V30 y la función FRM), junto con sus diversos conjuntos de chips; pero el V80 no se ofrecía en este catálogo. [ 36 ] La edición de 1999 del mismo catálogo ya no incluía ningún producto V60-V80. [ 90 ]

Sucesores

La  serie V800

En 1992, NEC lanzó un nuevo modelo, el microcontrolador  de 32 bits de la serie V800 ; pero no tenía una unidad de gestión de memoria (MMU). [ 91 ] Tenía una arquitectura basada en RISC , inspirada en las arquitecturas Intel i960 y MIPS , y otras instrucciones de procesador RISC, como JARL (Jump and Register Link) y arquitectura de carga-almacenamiento .

En ese momento, los enormes activos de software de los V60/V70, como Unix en tiempo real, fueron abandonados y nunca se devolvieron a sus sucesores, un escenario que Intel evitó.

La serie V800  tenía 3 variantes principales: las familias V810, V830 y V850 . [ 92 ] [ 3 ] [ 93 ]

El V820 (μPD70742) era una variante simple del V810 (μPD70732), pero con periféricos.

En 2005, se lanzó el V850 , que gozó de gran éxito. [ 94 ] A partir de 2018, se le conoce como la familia Renesas V850  y la  familia RH850, con núcleos de CPU V850/V850E1/V850E2 y V850E2/V850E3, respectivamente. Estos núcleos de CPU han extendido el ISA del núcleo V810 original; [ 95 ] ejecutándose con el compilador V850. [ 96 ]

Simulación moderna basada en software

MAME

Debido a que el V60/V70 se había utilizado para muchos juegos arcade japoneses , MAME (por "Multiple Arcade Machine Emulator"), que emula varios juegos arcade antiguos para entusiastas, incluye un simulador de CPU para su arquitectura de conjunto de instrucciones . [ 25 ] Es una especie de simulador de conjunto de instrucciones , no para desarrolladores sino para usuarios.

Ha sido mantenido por el equipo de desarrollo de MAME . El código fuente abierto más reciente , escrito en C++ , está disponible en el repositorio de GitHub . [ 97 ] Los códigos de operación en el archivo optable.hxx son exactamente los mismos que los del V60. [ 1 ]

Véase también

Referencias

  1. 1 2 3 4 5 6 7 8 9 10 11 12 NEC (noviembre de 1986). Manual de referencia del programador μPD70616 ( edición PRELIMINAR). Internet Archive, una organización sin fines de lucro 501(c)(3). Disponible en formatos EPUB, KINDLE, PDF, PDF con texto, TEXTO COMPLETO, etc. 
  2. ^ Kani , Dr. Kenji (abril de 1987 ) . Vシリーズマイクロコンピュータ 2 [ Microcomputadora serie V 2 ] (en japonés). Maruzen. ISBN 978-4621031575.本書は日本電気(株)が、わが国ではじめて開発した32ビットマイクロプロセッサV60について解説したものである。[Esto El libro explica el V60, el primer microprocesador japonés de 32 bits desarrollado por NEC.]
  3. 1 2 Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (1995-04-25). "Un microprocesador CMOS de 32 bits de 0,9 V y 2,5 MHz" . IEICE Transactions on Electronics . E78-C (4): 389–393 . ISSN 0916-8516 . Recuperado el 2018-01-09 . Resumen: Un microprocesador RISC de 32 bits "V810" que tiene una estructura de pipeline de 5 etapas y una caché de instrucciones de mapeo directo de 1 Kbyte realiza una operación de 2,5 MHz a 0,9 V con un consumo de energía de 2,0 mW. El voltaje de alimentación se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales se configuran para tener una oscilación de riel a riel mediante la técnica de circuito pseudoestático. El chip se fabrica mediante una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en un chip de 7,4 mm x 7,1 mm.   
  4. 1 2 3 Nakayama, T.; Harigai, H.; Kojima, S.; Kaneko, H.; Igarashi, H.; Toba, T.; Yamagami, Y.; Yano, Y. (octubre de 1989). "Un coprocesador de punto flotante de 6,7 MFLOPS con instrucciones vectoriales/matriciales". IEEE Journal of Solid-State Circuits . 24 (5): 1324– 1330. Bibcode : 1989IJSSC..24.1324N . doi : 10.1109/JSSC.1989.572608 . ISSN 1558-173X . Resumen: Se describe un coprocesador de punto flotante de 80 bits que implementa 24 instrucciones vectoriales/matriciales y 22 funciones matemáticas. Este procesador puede ejecutar sumas/redondeos de punto flotante y multiplicaciones segmentadas simultáneamente, bajo el control de microinstrucciones de tipo horizontal. Se utilizan el método de división SRT y el algoritmo trigonométrico CORDIC para una implementación favorable en términos de costo/rendimiento. Se ha alcanzado un rendimiento de 6,7 MFLOPS en la multiplicación vector-matriz a 20 MHz mediante el uso de operaciones paralelas. La instrucción vector-matriz es aproximadamente tres veces más rápida que las instrucciones convencionales de suma y multiplicación. El chip se ha fabricado en un proceso CMOS de doble capa metálica de 1,2 µm que contiene 433 000 transistores en un tamaño de chip de 11,6 × 14,9 mm².  
  5. 1 2 Mizuhashi, Yukiko; Teramoto, Msanoro (agosto de 1989). "Sistema operativo UNIX en tiempo real: RX-UX 832". Microprocesamiento y Microprogramación . 27 ( 1– 5): 533– 538. doi : 10.1016/0165-6074(89)90105-1 . Resumen: Este artículo describe los requisitos para sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para el microprocesador v60/v70, que son microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos: núcleo en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, tales como, esquema de planificación de tareas de prioridad fija, sistema de archivos de bloques contiguos y funciones tolerantes a fallos. De este modo, el RX-UX 832 permite a los diseñadores de sistemas utilizar el estándar Unix como interfaz hombre-máquina para construir sistemas tolerantes a fallos con una operatividad sofisticada y proporciona aplicaciones de software de alta calidad en los microchips de alto rendimiento.
  6. 1 2 "Akatsuki: El amanecer vuelve a salir en Venus" . 11 de diciembre de 2015. Consultado el 7 de enero de 2018 .
  7. 1 2 Hardenbergh, Hal W (1988). "RISCs CISCs and Fabs". Programmer's Journal . 6 (2). Creaciones de vanguardia: 15. Hasta ahora no hemos mencionado dos chips CISC de 32 bits, el NEC V60/70 y la familia AT&T WE32. A diferencia del NEC V20/25/30/50, el V60/70 no se basa en la arquitectura Intel. NEC está diseñando el V60/70 para aplicaciones embebidas, ...Libros de Google
  8. 1 2 3 Yamahata, Hitoshi; Suzuki, Nariko; Koumoto, Yasuhiko; Shiiba, Tadaaki (6 de febrero de 1987). "マイクロプロセッサV60のアーキテクチャ" [ Arquitectura del microprocesador V60 ] (PDF) . Informes Técnicos SIG; Microcomputadora 43-2 (en japonés). 1987 (8(1986-ARC-043)). Sociedad de procesamiento de información de Japón: 1– 8. AN10096105. Este informe describirá un microprocesador V60 CMOS VLSI de 32 bits de un solo chip. Se ha implementado mediante el uso de una tecnología de proceso CMOS de doble capa metálica con una regla de diseño de 1,5 um para integrar 375.000 transistores. Integra la unidad de gestión de memoria virtual para paginación bajo demanda y operaciones de punto flotante conforme al estándar IEEE-754. Mediante el modo de emulación V20/V30, puede ejecutar directamente programas objeto de CPU de 16 bits (V30). Los formatos de instrucción son compatibles con la fase de generación de código de los compiladores. Se proporcionan 237 instrucciones para lenguajes de alto nivel y sistemas operativos. Puede ejecutar 3,5 MIPS (millones de instrucciones por segundo) a 16 MHz con un bus de datos de 16 bits.
  9. ↑ Sakamura, Ken (abril de 1988). "Tendencias recientes" (PDF) . IEEE Micro . 8 (2): 10– 11. ISSN 0272-1732 . Consultado el 8 de enero de 2018. El V60/V70, la CPU propietaria de NEC, es el primer microprocesador de 32 bits de propósito general de base comercial en Japón. 
  10. ↑ Rowen, C.; Przbylski, S.; Jouppi, N .; Gross, T.; Shott, J.; Hennessy, J. (1984). "Un microprocesador NMOS de 32 bits con arquitectura segmentada". Conferencia Internacional de Circuitos de Estado Sólido IEEE de 1984. Resumen de Artículos Técnicos . Vol. XXVII. págs. 180–181 . doi : 10.1109/ISSCC.1984.1156607 . S2CID 42147153. Stanford MIPS   
  11. ^ Sherburne, RW; Katevenis, MGH; Patterson, DA; Lentejuelas, CH (1984). "Un microprocesador NMOS de 32 bits con un archivo de registro grande". Revista IEEE de circuitos de estado sólido . 19 (5): 682– 689. Bibcode : 1984IJSSC..19..682S . doi : 10.1109/JSSC.1984.1052208 . ISSN 0018-9200 . S2CID 23195124 . UCB RISC-II  
  12. ↑ Riordan, T.; Grewal, GP; Hsu, S.; Kinsel, J.; Libby, J.; March, R.; Mills, M.; Ries, P.; Scofield, R. (1988). "El sistema MIPS M2000". Actas de la Conferencia Internacional IEEE de 1988 sobre Diseño de Computadoras: VLSI . págs. 366–369 . doi : 10.1109/ICCD.1988.25724 . ISBN  0-8186-0872-2. S2CID 60801545 . MIPS M2000 (R2000) 
  13. ↑ Namjoo, M.; Agrawal, A.; Jackson, DC; Quach, L. (1988). "Implementación de la arquitectura SPARC mediante matriz de puertas CMOS" . Resumen de ponencias. COMPCON Primavera 88 Trigésimo tercera Conferencia Internacional de la Sociedad de Computación del IEEE . págs. 10-13 . doi : 10.1109/CMPCON.1988.4818 . ISBN  0-8186-0828-5. S2CID 21078114 . SPARC, 1.ª generación. 
  14. ↑ Kohn, L.; Fu, SW (1989). "Un microprocesador de 1.000.000 de transistores". Conferencia Internacional de Circuitos de Estado Sólido del IEEE, 1989 ISSCC. Resumen de artículos técnicos . págs. 54–55 . doi : 10.1109/ISSCC.1989.48231 . S2CID 58413700. Intel 860  
  15. ↑ NEC (junio de 1997). SERIE V DE 16 BITS; INSTRUCCIONES (5.ª ed.). Internet Archive, una organización sin fines de lucro 501(c)(3). Disponible en formato EPUB, KINDLE, PDF, texto completo, etc. 
  16. 1 2 Hennessy: Universidad de Stanford, John L; Patterson: Universidad de California en Berkeley, David A. (2007). Arquitectura de computadoras: un enfoque cuantitativo (Cuarta ed.). Morgan Kaufmann Publishers. ISBN  978-0-12-370490-0Acceso abierto: EPUB, KINDLE, PDF, texto completo, etc. disponibles .
  17. 1 2 Fu, B.; Saini, A.; Gelsinger, PP (1989). "Rendimiento y microarquitectura del procesador i486". Actas de la Conferencia Internacional IEEE de 1989 sobre Diseño de Computadoras: VLSI en Computadoras y Procesadores . págs. 182–187 . doi : 10.1109/ICCD.1989.63352 . ISBN  0-8186-1971-6. S2CID 62082864 . Intel 80486 Resumen: El microprocesador i486 incluye una arquitectura de pipeline de cinco etapas cuidadosamente optimizada con una caché integrada de 8 kB. Se utilizan diversas técnicas previamente asociadas solo con procesadores RISC (computadoras de conjunto de instrucciones reducido) para ejecutar la instrucción promedio en 1,8 ciclos de reloj. Esto representa una reducción de 2,5* con respecto a su predecesor, el microprocesador 386. Se describen en detalle las comparaciones de la arquitectura de pipeline y el número de ciclos de reloj. Además, se incluye una unidad de punto flotante en el chip que produce una reducción de 4* en el número de ciclos de reloj con respecto al coprocesador numérico 387. Se analizan las mejoras y optimizaciones de la microarquitectura utilizadas para lograr este objetivo, la mayoría de las cuales no requieren un uso intensivo de silicio. Todas las instrucciones del microprocesador 386 y del coprocesador numérico 387 se implementan de forma totalmente compatible. 
  18. 1 2 3 Crawford, JH (febrero de 1990). "La CPU i486: ejecución de instrucciones en un ciclo de reloj". IEEE Micro . 10 (1): 27– 36. CiteSeerX 10.1.1.126.4216 . doi : 10.1109/40.46766 . ISSN 0272-1732 .  
  19. ↑ "A pesar de su diseño anticuado, el x86 sigue al mando" . CNET .
  20. ↑ Wade, James (1 de octubre de 1996). "Análisis a nivel comunitario de las fuentes y tasas de variación tecnológica en el mercado de microprocesadores" . Academy of Management Journal . 39 (5): 1218– 1244. doi : 10.2307/256997 . ISSN 0001-4273 . JSTOR 256997. Los patrocinadores que no utilizaron tecnología RISC fueron NEC, AT&T y los seguidores del estándar TRON. Los tres microprocesadores estaban especializados para usuarios para quienes el rendimiento era la máxima prioridad. El microprocesador Hitachi seguía el estándar TRON, una tecnología CISC de alto rendimiento que, según sugirieron los desarrolladores japoneses, sería una alternativa viable a RISC. El chip de AT&T se presentó como un chip adecuado para construir sistemas informáticos de gama alta, similares a minicomputadoras. De forma similar, los modelos V60 y V70 de NEC se basaron en uno de los ordenadores centrales de 36 bits de NEC.  
  21. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Komoto, Yasuhiko; Saito, Tatsuya; Mine, Kazumasa (1990-08-25). "Descripción general del microprocesador de la serie V de 32 bits" (pdf) . Journal of Information Processing . 13 (2): 110– 122. ISSN 1882-6652 . Recuperado el 2018-01-08 . Acceso abierto Resumen: Los avances en la tecnología de fabricación de semiconductores hacen posible integrar una unidad de punto flotante y una unidad de gestión de memoria en un solo chip de microprocesador. También permiten a los diseñadores de un microprocesador implementar técnicas utilizadas en el diseño de computadoras centrales, especialmente con respecto a las estructuras de tubería. La arquitectura de los V60, V70 y V80 fue posible gracias a estos avances. Los V60 y V70 son los primeros microprocesadores de 32 bits de NEC e integran prácticamente todas las funciones necesarias para los sistemas de aplicación en un solo chip. Su conjunto de instrucciones proporciona funciones de soporte para el sistema operativo, basadas en un lenguaje de alto nivel, y funciones de soporte para sistemas de alta fiabilidad. El V80 también emplea la misma arquitectura y logra un mayor rendimiento gracias a las memorias caché y los mecanismos de predicción de bifurcaciones. El rendimiento del V80 fue entre dos y cuatro veces superior al del V70. 
  22. 1 2 Kaneko, Hiraoki; Suzuki, Nariko; Wabuka, Hiroshi; Maemura, Koji (1 de marzo de 1990). " Realizando el V80 y sus funciones de soporte del sistema" . IEEE Micro . 10 (2). ACM: 56– 69. doi : 10.1109/40.52947 . ISSN 0272-1732 . S2CID 2634866. Resumen: Se ofrece una visión general de la arquitectura de las consideraciones de diseño generales para el microprocesador V80 de 11 unidades y 32 bits, que incluye dos memorias caché de 1 kB y un mecanismo de predicción de bifurcaciones que es una nueva característica para los microprocesadores. Se discuten el procesamiento en pipeline del V80 y las funciones de soporte del sistema para sistemas multiprocesador y de alta fiabilidad. Utilizando las funciones de soporte del V80, se realizaron sistemas multiprocesador y de alta fiabilidad sin ninguna pérdida de rendimiento. Se utilizaron memorias caché y un mecanismo de predicción de bifurcaciones para mejorar el procesamiento en paralelo. Diversos componentes de hardware sustituyeron al microprograma habitual para garantizar un alto rendimiento.  
  23. 1 2 Shimojima, Takehiko; Teramoto, Masanori (1987). "Sistema operativo en tiempo real V60". Microprocesamiento y microprogramación . 21 ( 1– 5): 197– 204. doi : 10.1016/0165-6074(87)90038-X . ISSN 0165-6074 . Resumen: Este artículo describe los requisitos para sistemas operativos en tiempo real de microprocesadores de 32 bits, los objetivos de diseño y la implementación del sistema operativo en tiempo real (RTOS) V60/V70 y sus soportes de programación. 
  24. 12 Monden , Hiroshi; Teramoto, Takashi; Koga, Masanori (14 de marzo de 1986). "V60用アルタイムOSの検討 －32ビットI-TRONに向けて－" [ Estudio de viabilidad del sistema operativo en tiempo real para el V60 - hacia el I-TRON de 32 bits - ] (PDF) . Informes técnicos SIG (ARC) (en japonés). 1986 (19(1985-ARC-061)). Sociedad de procesamiento de información de Japón: 1– 8. AN10096105. Acceso abierto
  25. 1 2 "MAME:/src/emu/cpu/v60/v60.c" . Mamedev.org. Archivado del original el 22 de febrero de 2014. Recuperado el 15 de febrero de 2014 .
  26. ↑ "mamedev/mame" . GitHub . Consultado el 17 de mayo de 2020 .
  27. 1 2 Kimura, S.; Komoto, Y.; Yano, Y. (abril de 1988). "Implementación del V60/V70 y su función FRM". IEEE Micro . 8 (2): 22– 36. doi : 10.1109/40.527 . S2CID 9507994 . Resumen: Se describe el V60/V70, el primer microprocesador de 32 bits de propósito general basado comercialmente en Japón. Sus funciones incluyen operaciones de punto flotante en el chip, una arquitectura orientada a lenguajes de alto nivel, soporte para depuración de software y funciones de soporte para promover un alto nivel de confiabilidad del sistema. Debido a que la alta confiabilidad es tan importante, el V60/V70 contiene funciones de soporte de monitoreo de redundancia funcional (FRM). La discusión abarca las consideraciones generales de diseño, arquitectura, implementación, detección y control de riesgos y funciones FRM. El V60/V70 utiliza una especificación de sistema operativo en tiempo real TRON. 
  28. 1 2 Yano, Y.; Koumoto, Y.; Sato, Y. (Primavera de 1988). "Microprocesador V60/V70 y sus funciones de soporte de sistemas" . Resumen de ponencias. COMPCON Primavera 88 Trigésimo tercera Conferencia Internacional de la Sociedad de Computación del IEEE . págs. 36–42 . doi : 10.1109/CMPCON.1988.4824 . ISBN  0-8186-0828-5S2CID 9186701. Resumen: Se describen dos microprocesadores avanzados de 32 bits, el V60 y el V70 ( mu PD70616 y mu PD70632, respectivamente), y sus funciones de soporte para sistemas operativos y sistemas de alta fiabilidad. Se examinan tres funciones del sistema operativo: las funciones de soporte de memoria virtual, las funciones de cambio de contexto y las funciones de interrupción asíncrona. Se analiza un mecanismo básico para la implementación de sistemas de alta fiabilidad, denominado FRM (monitorización de redundancia funcional). El FRM permite diseñar un sistema en el que varios V60 (o V70) forman una configuración en la que un procesador actúa como maestro mientras que los demás actúan como monitores. Se presenta una placa FRM que utiliza tres V60 en su núcleo redundante. 
  29. 1 2 3 4 Takahashi, Toshiya; Yano, Yoichi (1988-01-21). "V60/V70アーキテクチャ" [ La arquitectura de los microprocesadores V60/V70 ] (PDF) . Informes técnicos de SIG (en japonés). 1988 (4(1987-ARC-069)). Sociedad de Procesamiento de la Información de Japón: 57– 64. AN10096105. Este informe describe la arquitectura de los microprocesadores V60/V70 de 32 bits. La arquitectura integra varias características en un solo chip de silicio, como un amplio conjunto de registros de propósito general, un conjunto de instrucciones orientado a lenguajes de alto nivel, manejo de datos de punto flotante adecuado para aplicaciones científicas y el modo de operación FRM (Functionality Redundancy Monitoring) que admite una configuración de sistemas altamente confiable. Estas características se presentarán.
  30. ↑ 1987 Microcomputer Data Book: Vol. 2 (PDF) . NEC. Agosto de 1986. pp. 3-229 – 3-232 . 
  31. ^ Yano, Yoichi (abril de 2012). "32ビット・マイコン「V60」開発物語" [ Historia del desarrollo de la microcomputadora de 32 bits V60 ] (PDF) (en japonés). Museo de Historia de Semiconductores de Japón . Consultado el 8 de enero de 2018 ."Encore 2012 #75" (pdf) . Boletín "Encore" (en japonés). 75. Sociedad de Especialistas de la Industria de Semiconductores: 17–20 de abril de 2012. Consultado el 8 de enero de 2018 .
  32. 1 2 David T. Methé (1991). Competencia tecnológica en las industrias globales: estrategias de marketing y planificación para la industria estadounidense . Greenwood Publishing Group. pág. 128. ISBN  978-0-89930-480-9.
  33. 1 2 3 4 Dataquest , "Servicio de la industria japonesa de semiconductores", 1er trimestre de 1986, pág. 18 (pdf pág. 44 en este archivo multivolumen )
  34. ↑ Dataquest , "Servicios de la industria japonesa de semiconductores", primer trimestre de 1987, pág. 18 (pdf pág. 182 en este archivo multivolumen )
  35. ↑ "MAME:/src/mame/drivers/model1.c" . Mamedev.org. Archivado del original el 3 de abril de 2014. Consultado el 15 de febrero de 2014 .
  36. 1 2 NEC (octubre de 1995). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (10.ª ed.). Archivado del original (PDF) el 4 de marzo de 2016. 
  37. ↑ "Guía de selección de semiconductores de NEC, octubre de 1995" (PDF) . Consultado el 25 de enero de 2024 .
  38. ↑ "MAME:/src/mame/drivers/ssv.c" . Mamedev.org. Archivado del original el 3 de abril de 2014. Consultado el 15 de febrero de 2014 .
  39. ↑ Richard Tan. "Estudio de caso STS 145 Sega: El efecto del conflicto corporativo en el diseño de juegos" (PDF) . Archivado del original (PDF) el 22 de febrero de 2014. "La Saturn originalmente funcionaba con un chip NEC V60 a 16 MHz. Compárese esto con la CPU de PlayStation ( chip RISC MIPS R3000A de 32 bits ) que funciona a 33,8 MHz, casi el doble de velocidad. Según un miembro del personal de Sega, cuando Nakayama recibió por primera vez las especificaciones de diseño para PlayStation, estaba 'más furioso que nunca', y convocó a toda la división de I+D a su oficina para gritarles. Se intentó compensar añadiendo otra CPU para el funcionamiento dual; sin embargo, esta solución hizo que el sistema fuera tan difícil de desarrollar que, según el propio Yu Suzuki, 'solo 1 de cada 100 programadores podía usar la Saturn a su máximo potencial'".
  40. 1 2 "Número de modelo: PS98-145-HMW, Nombre del artículo: PC-UX/V(Rel2.0)(V60)" . Hoja de producto de NEC.
  41. ↑ Anuncio de televisión de Bungou Mini 5RX en YouTube con "suavizado de fuente de contorno de alta velocidad"
  42. ↑ «Bungo mini 5SX, Bungo mini 7SX, Bungo mini 7SD – Museo de la Computación» . museo.ipsj.or.jp . Consultado el 22 de abril de 2017 .
  43. ↑ Takeo, Sakurai; Osamu, Oizumi (1986). "Esquema de la superminicomputadora NEC MS4100 Series, NEC Technical Journal" . Nec技報(en japonés). 39 (11). NEC Technical Journal, Vol.39 Iss.11 pp113-124, Nov. 1986: 113– 124.
  44. ↑ "Serie MS-4100 - Museo de la Computación" . museum.ipsj.or.jp . Consultado el 7 de enero de 2018 .
  45. ↑ "Serie MS4100" . dbnst.nii.ac.jp (en japonés) . Consultado el 8 de enero de 2018 .
  46. 1 2 Dataquest , "Servicio de la industria japonesa de semiconductores", 2.º trimestre de 1987, pág. 21 (pdf pág. 223 en este archivo multivolumen )
  47. ↑ "MAME:/src/mame/drivers/segas32.c" . Mamedev.org. Archivado del original el 3 de abril de 2014. Consultado el 15 de febrero de 2014 .
  48. ↑ "MAME:/src/mame/drivers/ms32.c" . Mamedev.org. Archivado del original el 3 de abril de 2014. Consultado el 15 de febrero de 2014 .
  49. ↑ «MANUAL Kibo» (PDF) . JAXÁ. Septiembre de 2007. p. 101. 
  50. ↑ "Equipo de adquisición de datos del entorno espacial - Carga útil adjunta (SEDA/AP)" . iss.jaxa.jp. JAXA. 30 de marzo de 2007.
  51. ↑ "Hoja de ruta de JAXA para LSI (MPU/ASIC), pág. 9; sin incluir la portada" (PDF) . Estado de desarrollo de las partes críticas de JAXA, 2008. JAXA.
  52. ↑ "Estado de desarrollo de las piezas JAXA EEE" (PDF) . Estado de desarrollo de las piezas críticas de JAXA, 2008. JAXA.
  53. ↑ Hoja de datos del núcleo del procesador MIPS64 5Kf (PDF) ( edición 01.04). MIPS Technologies Inc. 31/01/2005. Archivado del original (PDF) el 20/02/2018. 
  54. ↑ HAYASHI, N. Computadora de control de guiado para vehículos de lanzamiento , NEC Technical Journal, Vol. 6, No. 1/2001, pp. 145-148
  55. ↑ "Base de datos de piezas y materiales EEE calificados por JAXA: piezas críticas" . JAXA . Consultado el 7 de enero de 2018 .
  56. ↑ Voica, Alex (29/07/2015). "De vuelta al futuro: la CPU MIPS de 64 bits explora los orígenes del sistema solar – MIPS" . mips.com . MIPS. Archivado del original el 20/02/2018.
  57. ↑ "国際宇宙ステーション「きぼう」船外プラットフォーム搭載宇宙環境計測ミッション装置（SEDA－AP）" [ Equipo de adquisición de datos del entorno espacial - Carga útil adjunta (SEDA-AP) en la ISS - Instalación expuesta "Kibo" ] (PDF) (en japonés). págs. 52– 53. Archivado desde el original (PDF) el 26 de enero de 2018. 
  58. ↑ NEC LANZA LA RESPUESTA V80 AL 80486 DE INTEL - Computer Business Review, 15 de marzo de 1989. Lista negra: www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
  59. 1 2 NEC PODRÍA TENER LA VENTAJA CON SU RESPUESTA V80 DE 930.000 TRANSISTORES AL 80486 DE INTEL - Computer Business Review, 06/04/1989 Lista negra: www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
  60. ↑ OSAMU, TSUJI; SATORU, KOMIYAMA; TOSHIYUKI, DOI; TETSUYA, IWAKI (julio de 1992). "情報機器 工業用コンピュータμPORT-III" [ Equipo de procesamiento de información.Computadora industrial .MU.PORT-III. ] .明電時報 [Meiden Jiho] (en japonés) (225): 24– 32. ISSN 0386-1570 . 
  61. ^ HISAO, SASAKI; AKIRA, SATO; TOSHIO, KARAKAMA (mayo de 1993). "工業用コンピュータμPORT-IIIと適用事例" [ Aplicaciones de la computadora industrial .MU.PORT-III. ] .明電時報 [Meiden Jiho] (en japonés) (230): 41– 44. ISSN 0386-1570 . 
  62. 1 2 Majithi, Kenneth (1987). "La nueva generación de microprocesadores". IEEE Micro . 7 (4): 4– 5. doi : 10.1109/MM.1987.304873 . ISSN 0272-1732 . Los japoneses han sido igualmente agresivos en sus nuevos diseños de microprocesadores de alto rendimiento. Los microprocesadores V60 y V70 de NEC utilizan arquitecturas que incluyen no solo la MMU sino también una unidad aritmética de punto flotante en el chip. Hitachi y Fujitsu han colaborado para producir una familia de microprocesadores adaptados al sistema operativo TRON. Estos procesadores incorporan tuberías de instrucciones, así como cachés de instrucciones y de pila. Sin embargo, a diferencia de NEC, su función FPU está fuera del chip. 
  63. ↑ "Aspectos internos del compilador GNU" .
  64. ↑ "Grupos de Google: algunos comentarios sobre el NEC V60/V70" . Consultado el 22 de abril de 2017 .
  65. ↑雅則, 寺本; 健治, 赤羽; 良彦, 和田; 由紀子, 水橋; 滋, 川又 (octubre de 1986). "PORTACIÓN DEL Sistema UNIX V A LOS SISTEMAS V60" ( pdf ) . Sociedad de la información de Japón: 163–164 . Consultado el 7 de enero de 2018 . 
  66. ↑ Norihisa Suzuki (enero de 1992). Multiprocesamiento con memoria compartida . MIT Press. pág. 195. ISBN  978-0-262-19322-1.
  67. ↑ "Simposio Internacional sobre Multiprocesamiento con Memoria Compartida (ISSMM)" (PDF) . Boletín de Información Científica . Vol. 16, n.º 3. Oficina Asiática de la Oficina de Investigación Naval. Julio-septiembre de 1991. págs. 2-3 . Archivado (PDF) del original el 1 de marzo de 2021.   
  68. ↑ Suzuki, Norihisa, ed. (1992). Multiprocesamiento con memoria compartida . MIT Press. págs. 195 y ss. ISBN  978-026219322-1.
  69. ↑ "Digital Research lanza el sistema operativo de fabricación en tiempo real FlexOS 286" . Computer Business Review . 15 de enero de 1987. Consultado el 15 de septiembre de 2018 .{{cite journal}}: CS1 maint: servicio de archivado obsoleto ( enlace )
  70. ↑ Brett Glass (6 de mayo de 1991). "Answer Line" . InfoWorld : 72. ISSN 0199-6649 . 
  71. ↑ NEC. "Manual de datos de microprocesadores y periféricos" .
  72. ↑ "MetaWare High C/C++" . EDM/2.
  73. ↑ Cygnus Solutions. "gcc/gcc-926/config.sub" . Apple Inc. Consultado el 7 de enero de 2018 .
  74. ↑ Cygnus Solutions (25/02/1999). "Parche para reemplazar CYGNUS LOCAL por EGCS LOCAL en config.sub" . gcc-patches (Lista de correo). Hola a todos, me gustaría enviar el siguiente parche. Renombra todas las apariciones de CYGNUS LOCAL a EGCS LOCAL, ¡lo cual parece un poco más preciso! :-) Saludos, Nick 
  75. ↑ Cygnus Solutions (25/02/1999). "Re: Parche para reemplazar CYGNUS LOCAL por EGCS LOCAL en config.sub" . gcc-patches (Lista de correo). Me parece un ejercicio desacertado. Si los cambios son realmente específicos de Cygnus, no deberían estar en Egcs. De lo contrario, deberían integrarse en la copia maestra de config.sub (cuyo mantenedor, por cierto, es Ben).
  76. ↑ "Integración con GNU: Newlib" . Embedded. 28-12-2001 . Consultado el 02-10-2023 .
  77. ↑ "Newlib-cygwin.git / history" . Sourceware.org . 2020. Consultado el 22 de mayo de 2020 .
  78. 1 2 "Lista de procesadores certificados Ada 83" . Archive.adaic.com. 1998-03-31 . Recuperado el 2014-02-15 .
  79. 1 2 "MV-4000" . Chipcatalog.com. Archivado del original el 7 de enero de 2018. Consultado el 15 de febrero de 2014 .
  80. ↑ Historial de la serie 48 Archivado el 3 de marzo de 2016 en Wayback Machine (se refiere a losordenadores NEC EWS 4800 )
  81. ↑ Ratcliffe, Mark, ed. (1995). Anuario de Ada 1995. IOS Press . pág. 198. ISBN  9789051992182Consultado el 22 de mayo de 2020 .
  82. ↑ "Procedimientos de validación del compilador Ada – Versión 5.0" . Ada Resource Association . 18 de noviembre de 1997. Consultado el 22 de mayo de 2020 .
  83. 1 2 3 "Emuladores HP y soluciones de desarrollo para microprocesadores NEC Serie V" (PDF) . Keysight. pág. 13. Consultado el 7 de enero de 2018 . 
  84. ↑ "Museo de Computadoras HP" . Consultado el 7 de enero de 2018 .
  85. ↑ "Subsistema de emulación 64758G V70 de 20 MHz, 512 KB" . Keysight. Archivado del original el 8 de enero de 2018. Consultado el 8 de enero de 2018 .
  86. 1 2 "Productos descontinuados de Agilent Test & Measurement" (PDF) . Keysight. pág. 97. Archivado del original (PDF) el 8 de enero de 2018. Recuperado el 8 de enero de 2018 . 
  87. ↑ "NEC V80" . groups.google.com . Grupos de Google.
  88. ↑ NEC (junio de 1989). Libro de datos de dispositivos periféricos inteligentes . The Internet Archive, una organización sin fines de lucro 501(c)(3). pág. 18. 
  89. ↑ NEC (mayo de 1990). Manual de datos de microcontroladores de un solo chip . The Internet Archive, una organización sin fines de lucro 501(c)(3). pág. 30. 
  90. ↑ NEC (abril de 1999). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (17.ª ed.). Archivado del original (PDF) el 8 de enero de 2018. 
  91. ^ Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "低消費電力・低電圧動作の32ビットマイクロプロセッサV810" [ Un microprocesador RISC de 32 bits de bajo consumo de energía y funcionamiento de bajo voltaje ] . Informes técnicos de SIG, Sociedad de Procesamiento de Información de Japón . 1992 (82 (1992-ARC-096)): 41– 48. Resumen: Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 ofrece alto rendimiento y funciones específicas para cada aplicación. El V810 disipa menos potencia que cualquier otro chip RISC. Es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El chip V810 se fabrica mediante tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240 000 transistores en un chip de 7,7 × 7,7 mm² .
  92. ↑ "NEC integra ARM en matrices de puertas lógicas" . EDN . 8 de octubre de 2001. Consultado el 22 de abril de 2017 .
  93. ↑ Suzuki, K.; Arai, T.; Nadehara, K.; Kuroda, I. (1998). "V830R/AV: procesador RISC superescalar multimedia integrado". IEEE Micro . 18 (2): 36– 47. doi : 10.1109/40.671401 . ISSN 0272-1732 . Resumen: La decodificación en tiempo real de datos de audio y vídeo MPEG-2 del V830R/AV permite sistemas multimedia prácticos basados ​​en procesadores integrados. 
  94. ↑ NEC (mayo de 2005). "Guía de selección de microcontroladores y herramientas de desarrollo" (PDF) .
  95. ↑ "Un compilador GCC más reciente. « Virtual Boy Development Board « Foro « Planet Virtual Boy" . planetvb.com . Archivado del original el 30-05-2019.   
  96. ↑ "Soluciones de software embebido V850 y RH850" . ghs.com . Green Hills Software.
  97. ↑ "MAMEdev – V60" . GitHub . Consultado el 26 de mayo de 2020 .

Lecturas adicionales

  • Yano, Y; Iwasaki, J; Sato, Y; Iwata, T; Nakagawa, K; Ueda, M (febrero de 1986). Un microprocesador VLSI CMOS de 32 bits con gestión de memoria virtual en el chip . Conferencia de Circuitos de Estado Sólido. Resumen de Artículos Técnicos. IEEE Internacional de 1986. Vol.  XXIX. IEEE. págs. 36–37 . doi : 10.1109/ISSCC.1986.1156924 . S2CID 57668899. La unidad de ejecución ( EXU) es un procesador de ruta de datos microprogramado de 32 bits que tiene treinta y dos registros de propósito general de 32 bits, dieciséis registros de memoria temporal de 32 bits, un desplazador de barril de 64 bits, una unidad aritmético-lógica (ALU) de 32 bits y un par de registros de control. Tres buses de datos que están en funcionamiento  
  • Kaneko, H; Miki, Y; Koya, K; Araki, M (noviembre de 1986). "Un microprocesador CMOS de 32 bits con estructura de pipeline de seis etapas" . Actas de la Conferencia Conjunta de Computación de Otoño de la ACM de 1986. IEEE Computer Society Press. págs. 1000–1007 . Resumen: Los microprocesadores de 32 bits son dispositivos clave que ofrecen una alta capacidad de procesamiento de datos, obtenida por sistemas informáticos de propósito general y minicomputadoras anteriores, a un costo mucho menor. Los primeros microprocesadores de 32 bits se limitaban a adoptar una excelente arquitectura y diseño utilizando hardware apropiado, según la cantidad de dispositivos que se podían fabricar en un chip. Funciones complejas como la gestión de memoria virtual y... 
  • Kurosawa, A.; Yamada, K.; Kishimoto, A.; Mori, K.; Nishiguchi, N. (mayo de 1987). "Una aplicación práctica de un sistema CAD para chips de microcomputadora VLSI totalmente personalizados". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 6 (3): 364– 373. doi : 10.1109/TCAD.1987.1270281 . ISSN 1937-4151 . S2CID 7394658. Resumen: Este artículo presenta una aplicación práctica de un sistema CAD para el diseño y la verificación, que da como resultado chips de microcomputadora VLSI totalmente personalizados y producibles. El sistema CAD admite tres metodologías de diseño: diseño simbólico combinado con diseño a nivel de máscara, compactación como optimizador y verificación totalmente automatizada. Para la optimización del área, el subsistema de compactación y disposición simbólica admite una descripción flexible de patrones de disposición ortogonales con dimensiones arbitrarias en una colocación flexible. Los patrones de disposición incluyen datos de ruta, datos poligonales y celdas simbólicas. Para la optimización de potencia y retardo, el compactador compacta los datos de disposición, disminuyendo tanto la resistencia como la capacitancia de los cables y las capas implantadas con iones. Esta característica es pionera en la nueva generación de compactadores. Cabe destacar que puede compactar los datos de disposición a un formato entre un 10 y un 15 por ciento menor que el logrado manualmente. El subsistema de verificación puede detectar todo tipo de errores, más de 30 elementos. Una característica novedosa de la verificación de reglas eléctricas es que investiga errores de lógica complementaria para circuitos CMOS. La sinergia de estas tres metodologías de diseño ha aportado varias ventajas significativas. Una de ellas es la reducción de la mano de obra en más de la mitad, en el proceso de diseño más complejo para lógica aleatoria única. La otra es una salida de compactación de 1600 transistores, 365 mils² menor que la compactada manualmente. La implementación del circuito en un chip funciona a una frecuencia de reloj superior a 15 MHz. Otro logro importante es el primer éxito en silicio. Se ha conseguido en un chip de microcomputadora VLSI totalmente personalizado que consta de más de 100 000 transistores.   
  • Foto del V60; en Nikkei BP (en japonés)
  • Fotografía del chip V60 ; en el Museo de Historia de los Semiconductores de Japón (en japonés)
  • Foto del chip V60 , montado en un paquete PGA (muy clara, en chino).
  • Foto del chip V60 con embalaje PGA , tapa de cerámica retirada (en chino)
  • Foto del V60 en embalaje PGA con protector de tapa de cerámica; protector de vidrio
  • Blog: Kit PS98-145-HMW: "PC-UX/V" con 15 discos y "Placa auxiliar V60" para ranura NEC PC-9801 (en japonés)
  • Artículo: El motor V70 en su embalaje PGA y el cohete H-IIA (en inglés)
  • Foto de la placa de CPU NEC V60 del Sega Virtua Racing (en inglés)
  • Sitio: "System 16" - Hardware de Sega System 32 (en inglés)
  • Sitio: "System 16" - Hardware del modelo 1 de Sega (en inglés)
  • Sitio: "System 16" - Hardware Sega System Multi 32 (en inglés)
  • Los documentos originales para el V60 (μPD70616) y el V70 (μPD70632) están disponibles aquí .
  • Las hojas de datos del AFPP (μPD72691) están disponibles aquí .
  • Sitio web de la familia Renesas V850
  • Sitio web de la familia Renesas RH850