Hispanopedia WikiLa sincronización con la fuente se refiere a una técnica utilizada para la sincronización de símbolos en una interfaz digital. Específicamente, se refiere a la técnica en la que el dispositivo transmisor envía una señal de reloj junto con las señales de datos. La sincronización de las señales de datos unidireccionales se referencia al reloj (a menudo llamado estroboscopio) generado por el mismo dispositivo que produce dichas señales, y no a un reloj global (es decir, generado por un controlador de bus). En comparación con otras topologías de sincronización digital, como los relojes síncronos del sistema, donde una fuente de reloj global alimenta a todos los dispositivos del sistema, una topología de reloj síncrono con la fuente puede alcanzar velocidades mucho mayores.
Este tipo de sincronización es común en interfaces de alta velocidad entre microchips, incluyendo DDR SDRAM , interfaz SGI XIO , Intel Front Side Bus para procesadores x86 e Itanium , HyperTransport , SPI-4.2 y muchas otras.
Razones de uso
Una de las razones por las que la sincronización con la fuente resulta útil es que se ha observado que todos los circuitos dentro de un dispositivo semiconductor experimentan aproximadamente la misma variación de proceso-tensión-temperatura (PVT). Esto significa que el retardo de propagación de la señal que experimentan los datos a través de un dispositivo sigue el retardo que experimenta el reloj a través de ese mismo dispositivo en el rango PVT. Esta ventaja permite un funcionamiento a mayor velocidad en comparación con la técnica tradicional de proporcionar el reloj desde un tercer dispositivo tanto al transmisor como al receptor. Otro beneficio es que no se requieren circuitos de recuperación de datos o de recuperación de reloj-datos de mayor complejidad (como los PLL ) cuando se utiliza esta técnica.
En lugar de velocidades de reloj más altas, los sistemas grandes que aprovechan la sincronización con la fuente pueden beneficiarse de una mayor tolerancia a las variaciones de PVT de sus componentes individuales.
Análisis de tiempos
Los elementos lógicos síncronos, como los flip-flops, tienen criterios de temporización estáticos que deben cumplirse para que funcionen correctamente. En una topología de reloj síncrono del sistema, donde se alimenta un reloj desalineado a todos los dispositivos, los criterios son:
Una topología de reloj síncrono con la fuente elimina dos de estos factores,y. El primero se elimina ya que tanto las señales de reloj como las de datos son controladas por flip-flops idénticos en el mismo silicio a la misma temperatura y voltaje, igualando así lavisto tanto por el reloj como por los datos. Este último se elimina por la misma razón: dado que el reloj y los datos son impulsados por dispositivos idénticos y (idealmente) conectados con cables de igual longitud, la desviación entre el reloj y los datos se reduce enormemente. Por esta razón,puede reducirse significativamente. Dado que la frecuencia es inversamente proporcional al período del reloj, la frecuencia del reloj aumenta como resultado.
Desventajas
Una desventaja del uso de la sincronización con la fuente es la creación de un dominio de reloj independiente en el dispositivo receptor, concretamente el dominio de reloj de la señal generada por el dispositivo transmisor. Este dominio de reloj de la señal a menudo no está sincronizado con el dominio de reloj principal del dispositivo receptor. Para el correcto funcionamiento de los datos recibidos junto con otros datos ya presentes en el dispositivo, se requiere una etapa adicional de lógica de sincronización para transferir los datos recibidos al dominio de reloj principal del dispositivo receptor. Esta etapa suele encontrarse junto con la lógica de sincronización con la fuente. Esto generalmente resulta en una mayor complejidad del sistema en comparación con los sistemas con reloj global, pero los beneficios suelen ser mucho mayores que este aumento de complejidad.
Variaciones de implementación
En los buses de transferencia de datos bidireccionales, cada dispositivo puede enviar dos señales de sincronización unidireccionales opuestas. En estos casos, la señal suele ser de funcionamiento continuo; es decir, cambia de estado constantemente, independientemente de si se transfieren datos o no.
Otra variante consiste en compartir el mismo bus para transmitir la señal estroboscópica. En este caso, la señal estroboscópica solo puede ser transmitida por el dispositivo que envía los datos y puede requerir la transmisión de preámbulos y postámbulos para indicar el inicio y el final de las señales estroboscópicas. (Ejemplo: DDR2 ).
En los ASIC o procesadores de gran tamaño , pueden existir múltiples señales de activación y grupos de datos (bits de datos asociados a la misma señal de activación) entre los mismos dos dispositivos para compensar las ligeras variaciones de PVT en diferentes regiones del mismo chip.
Véase también
- señal de reloj
- circuitos eléctricos
