Hispanopedia Wiki
La integración a escala de oblea ( WSI , por sus siglas en inglés) es un sistema para construir redes de circuitos integrados muy grandes (comúnmente llamados "chips") a partir de una oblea de silicio completa para producir un único "superchip". Al combinar un gran tamaño y un empaquetado reducido, se esperaba que la WSI redujera drásticamente los costos de algunos sistemas, en particular de las supercomputadoras masivamente paralelas , pero ahora se está empleando para el aprendizaje profundo . El nombre proviene del término integración a muy gran escala (very-large-scale integration , por sus siglas en inglés), que era el estado del arte cuando se estaba desarrollando la WSI.
Descripción general
En el proceso normal de fabricación de circuitos integrados, se produce un único cristal cilíndrico grande ( lingote ) de silicio que luego se corta en discos llamados obleas . A continuación, las obleas se limpian y pulen para prepararlas para el proceso de fabricación. Se utiliza un proceso fotográfico para marcar la superficie según dónde se debe y no se debe depositar el material. Se deposita el material deseado y se retira la máscara fotográfica para la siguiente capa. A partir de entonces, la oblea se procesa repetidamente de esta manera, depositando capa tras capa de circuitos en su superficie.
Se depositan múltiples copias de estos patrones sobre la oblea, formando una cuadrícula que cubre toda su superficie. Una vez impresas todas las ubicaciones posibles, la superficie de la oblea se asemeja a una hoja de papel cuadriculado, con líneas que delimitan los chips individuales. Cada una de estas ubicaciones se somete a pruebas de defectos de fabricación mediante equipos automatizados. Las ubicaciones defectuosas se registran y se marcan con un punto de pintura (este proceso se denomina "entintado del chip", y las técnicas modernas de fabricación de obleas ya no requieren marcas físicas para identificar las áreas defectuosas). A continuación, la oblea se corta para extraer los chips individuales. Los chips defectuosos se desechan o se reciclan, mientras que los chips en buen estado se empaquetan y se vuelven a probar para detectar cualquier daño que pudiera producirse durante el proceso de empaquetado.
Las imperfecciones en la superficie de las obleas y los problemas durante el proceso de deposición son inevitables y provocan que algunos chips individuales resulten defectuosos. Los ingresos procedentes de los chips que funcionan correctamente deben cubrir el coste total de la oblea y su procesamiento, incluidos los chips defectuosos descartados. Por lo tanto, cuanto mayor sea el número de chips funcionales o mayor el rendimiento , menor será el coste de cada chip. Para maximizar el rendimiento, se busca que los chips sean lo más pequeños posible, de modo que se pueda obtener un mayor número de chips funcionales por oblea.
Reducción de costes
Una parte significativa del coste de fabricación (normalmente entre el 30 % y el 50 %) se relaciona con las pruebas y el encapsulado de los chips individuales. Otro coste adicional se asocia a la conexión de los chips en un sistema integrado (generalmente mediante una placa de circuito impreso ). La integración a escala de oblea busca reducir este coste, así como mejorar el rendimiento, mediante la fabricación de chips más grandes en un único encapsulado ; en principio, chips del tamaño de una oblea completa.
Esto no es fácil, ya que, debido a los defectos en las obleas, un único diseño grande impreso en una oblea casi siempre fallaría. Un objetivo constante ha sido desarrollar métodos para tratar las áreas defectuosas de las obleas mediante lógica, en lugar de cortarlas. Generalmente, este enfoque utiliza una cuadrícula de subcircuitos y realiza un recableado alrededor de las áreas dañadas mediante la lógica apropiada. Si la oblea resultante tiene suficientes subcircuitos funcionales, puede utilizarse a pesar de los defectos.
Desafíos
La mayor parte de la pérdida de rendimiento en la fabricación de chips proviene de defectos en las capas de transistores o en las capas metálicas inferiores de alta densidad. Otro enfoque, la estructura de interconexión de silicio (Si-IF), no tiene ninguno de estos defectos en la oblea. Si-IF coloca solo capas metálicas de densidad relativamente baja en la oblea, aproximadamente la misma densidad que las capas superiores de un sistema en un chip , utilizando la oblea solo para interconexiones entre pequeños chiplets desnudos y densamente empaquetados . [ 1 ] Se han estudiado procesadores [ 2 ] y conmutadores de red [ 3 ] basados en Si-IF.
Intentos de producción
Muchas empresas intentaron desarrollar sistemas de producción WSI en las décadas de 1970 y 1980, pero todas fracasaron. Tanto Texas Instruments como ITT Corporation lo vieron como una forma de desarrollar microprocesadores segmentados complejos y reingresar a un mercado en el que estaban perdiendo terreno, pero ninguna de las dos lanzó ningún producto.
Gene Amdahl también intentó desarrollar WSI como método para crear una supercomputadora, fundando Trilogy Systems en 1980 [ 4 ] [ 5 ] [ 6 ] y obteniendo inversiones de Groupe Bull , Sperry Rand y Digital Equipment Corporation , quienes (junto con otros) proporcionaron un financiamiento estimado de 230 millones de dólares. El diseño requería un chip cuadrado de 2,5 pulgadas (64 mm) con 1200 pines en la parte inferior.
El proyecto se vio afectado por una serie de desastres, incluyendo inundaciones que retrasaron la construcción de la planta y posteriormente arruinaron el interior de la sala limpia. Tras gastar aproximadamente un tercio del capital sin obtener resultados, Amdahl finalmente declaró que la idea solo funcionaría con un rendimiento del 99,99%, algo que no sucedería hasta dentro de 100 años. Utilizó el capital inicial restante de Trilogy para comprar Elxsi , un fabricante de superminicomputadoras, en 1985. Los esfuerzos de Trilogy finalmente se pusieron fin y se transformaron en Elxsi. [ 7 ]
En 1989, Anamartic desarrolló una memoria de apilamiento de obleas basada en la tecnología de Ivor Catt , [ 8 ] pero la empresa no pudo garantizar un suministro suficientemente grande de obleas de silicio y cerró en 1992.
Dispositivos a escala de oblea en producción
Procesador de Cerebras Systems
El 19 de agosto de 2019, la empresa estadounidense de sistemas informáticos Cerebras Systems presentó el progreso de su desarrollo de WSI para la aceleración del aprendizaje profundo . El chip Wafer-Scale Engine (WSE-1) de Cerebras es46 225 mm 2 (215 mm × 215 mm), aproximadamente 56 veces más grande que el chip de GPU más grande. Es fabricado por TSMC utilizando su proceso de 16 nm. El WSE-1 cuenta con 1,2 billones de transistores, 400 000 núcleos de IA, 18 GB de SRAM en el chip, un ancho de banda de tejido en oblea de 100 Pbit/s y un ancho de banda de E/S fuera de oblea de 1,2 Pbit/s. El precio y la frecuencia de reloj no se han revelado. [ 9 ] En 2020, el producto de la compañía, el CS-1, fue probado en simulaciones de dinámica de fluidos computacional . En comparación con la supercomputadora Joule en NETL , el CS-1 fue 200 veces más rápido, a la vez que consumió mucha menos energía. [ 10 ]
En abril de 2021, Cerebras anunció el WSE-2, con el doble de transistores y un rendimiento declarado del 100%, [ 11 ] lo cual se logra diseñando un sistema en el que se puede evitar cualquier defecto de fabricación. [ 11 ] El sistema Cerebras CS-2, que incorpora el WSE-2, está en producción en serie.
En marzo de 2024, Cerebras anunció el WSE-3, que ofrece el doble de rendimiento que el anterior poseedor del récord, el Cerebras WSE-2, con el mismo consumo de energía y al mismo precio. Está diseñado para el entrenamiento de IA y se fabrica con el proceso de 5 nm de TSMC. [ 12 ]
Véase también
Referencias
- ↑ Puneet Gupta y Subramanian S. Iyer. "Adiós, placa base. Hola, tejido de interconexión de silicio" 2019.
- ↑ Saptadeep Pal, Daniel Petrisko, Matthew Tomei, Puneet Gupta, Subbu Iyer y Rakesh Kumar. "Arquitectura de un procesador a escala de oblea: un estudio de caso de GPU" 2019.
- ↑ Shuangliang Chen, Saptadeep Pal y Rakesh Kumar. "Conmutadores de red a escala de oblea" 2024.
- ↑ Artículo de la revista Fortune sobre la historia de Trilogy , 1 de septiembre de 1986
- ↑ ¿PODRÁ LA PROBLEMÁTICA TRILOGÍA CUMPLIR SU SUEÑO? / ERIC N. BERG, NYTimes, 8 de julio de 1984
- ↑ Definición de trilogía en la enciclopedia de PCMag
- ↑ Ivor Catt: Computadoras de dinosaurio , ELECTRONICS WORLD, junio de 2003
- ↑ "Apilamiento de obleas Anamartic" . Historia de la computación . Consultado el 27 de septiembre de 2020 .
- ↑ Cutress, Dr. Ian. "Hot Chips 31 Live Blogs: Procesador de aprendizaje profundo de 1,2 billones de transistores de Cerebras" . www.anandtech.com . Archivado del original el 20 de agosto de 2019. Consultado el 29 de agosto de 2019 .
- ↑ "El chip de Cerebras del tamaño de una oblea es 10.000 veces más rápido que una GPU" . VentureBeat . 17 de noviembre de 2020. Consultado el 26 de noviembre de 2020 .
- 1 2 Cutress, Dr. Ian. "Cerebras presenta Wafer Scale Engine Two (WSE2): 2,6 billones de transistores, 100 % de rendimiento" . www.anandtech.com . Archivado del original el 20 de abril de 2021. Consultado el 26 de julio de 2021 .
- ↑ "Cerebras Systems presenta el chip de IA más rápido del mundo con la asombrosa cantidad de 4 billones de transistores" . Cerebras Systems . 11 de marzo de 2024. Consultado el 19 de marzo de 2024 .
Enlaces externos
- " Microcircuitos gigantes para computadoras ultrarrápidas ", Jim Schefter, Popular Science , enero de 1984, págs. 66-67, 155
- Fabricación de dispositivos semiconductores
- circuitos integrados