Efecto corporal

El efecto de cuerpo (también conocido como efecto de polarización del sustrato ) es un efecto de segundo orden no deseado presente en los transistores de efecto de campo ( MOSFET ) que describe el cambio en el voltaje umbral del transistor ( $V_{th}$ ) resultante de una diferencia de potencial entre los terminales de la fuente y del sustrato. ^{[ 1 ]}^{[ 2 ]} Si bien los modelos ideales de MOSFET de primer orden asumen que la fuente y el sustrato están conectados al mismo potencial, ^{[ 3 ]} en muchas topologías de circuitos integrados el voltaje de la fuente varía dinámicamente mientras que el sustrato se mantiene a un potencial de referencia global. ^{[ 4 ]} Esta diferencia de voltaje altera el equilibrio electrostático interno del dispositivo, modificando fuertemente la condición de polarización del dispositivo, las características de conmutación y las capacidades de amplificación. ^{[ 1 ]}^{[ 2 ]}^{[ 3 ]}^{[ 4 ]}^{[ 5 ]}^{[ 6 ]}

Principio básico

El funcionamiento de cualquier transistor de efecto de campo metal-óxido-semiconductor se basa en la modulación precisa de las bandas de energía en la interfaz semiconductor-óxido a través de una tensión de puerta a sustrato aplicada externamente ( $V_{GB}$ ). ^{[ 1 ]} Este fenómeno se denomina efecto de campo y permite la inversión del dopaje del semiconductor en la interfaz, lo que posibilita la creación de un canal conductor entre los terminales de fuente y drenaje. Sin embargo, solo una fracción del voltaje aplicado externamente se utiliza realmente para modular las bandas, mientras que parte de él cae a través del óxido y presenta una dependencia de la cantidad de carga fija expuesta en el sustrato debido a la creación de la capa de inversión. ^{[ 1 ]}^{[ 2 ]}^{[ 6 ]}

Cuando existe un voltaje distinto de cero entre la fuente y el sustrato ( $V_{SB}$ Cuando se aplica un campo eléctrico, el comportamiento eléctrico del área del canal se altera. Más precisamente, una polarización inversa entre la fuente y el sustrato ensancha la capa de agotamiento debajo del óxido de puerta, aumentando la densidad de iones dopantes no compensados expuestos por el efecto de campo . Esto conduce a una mayor caída de voltaje en toda la región del óxido. Como resultado, se produce una mayor corriente de fuga. $V_{GB}$ y, por lo tanto , se requiere un voltaje umbral para permitir la formación del canal de inversión con respecto al $V_{SB}=0$ condición. ^{[ 1 ]}^{[ 2 ]}^{[ 6 ]}

Estructura física

En un dispositivo nMOS de modo de enriquecimiento , con respecto al voltaje de fuente a sustrato, es posible establecer dos condiciones posibles:

condición neutral ( $V_{SB}=0$ )
sesgo corporal inverso ( $V_{SB}>0$ )

La condición de sesgo hacia adelante del cuerpo ( $V_{SB}<0$ ) suele descartarse como régimen operativo válido, ya que generalmente no garantiza uniones pn ( diodos ) de fuente-sustrato y drenador-sustrato en estado apagado, lo que perjudica el correcto funcionamiento del MOSFET. Un argumento equivalente también puede derivarse para el dispositivo pMOS dual . ^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

Condición neutra (V _SB = 0)

{\displaystyle V_{GB}} — Panel superior: aplicado externamente $V_{GB}$ crea curvatura de banda ( diagrama de banda ) agotando los huecos de la interfaz. Un único $E_{F}$ existe en la sección considerada. Panel inferior: El aplicado $V_{SB}$ divide los niveles de Fermi requiriendo un mayor $V_{GB}$ para crear un canal de inversión. ^{[ 1 ]}^{[ 2 ]}

En condiciones de sesgo corporal cero ( $V_{SB}=0$ ) y cuando los terminales de drenaje y fuente se consideran al mismo potencial electrostático ( $V_{DS}=0$ ), un único y constante nivel de Fermi ( $E_{F}$ ) existe en toda la estructura del canal del sustrato. ^{[ 5 ]}^{[ 7 ]} Para establecer un canal de conducción entre la fuente y el drenaje, las bandas de energía deben curvarse hacia abajo en la interfaz semiconductor-óxido. Esta fuerte condición de inversión se alcanza cuando el potencial superficial satisface la siguiente ecuación: ^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

$\phi _{s}=2|\phi _{F}|$

dónde ${\textstyle \phi _{s}}$ Se denomina potencial de Fermi volumétrico y se define como:

$\phi _{s}={\frac {k_{B}T}{q}}\ln {\bigg (}{\frac {N_{A}}{n_{i}}}{\bigg )}$

aquí, $k_{B}$ es la constante de Boltzmann , $T$ es la temperatura absoluta expresada en Kelvin , $q$ es la carga elemental , $N_{A}$ es la concentración de dopaje del aceptor del sustrato en el volumen y $n_{i}$ es la concentración intrínseca de portadores del semiconductor. ^{[ 1 ]}^{[ 2 ]}^{[ 6 ]}

La carga de inversión inducida en la interfaz, debido a la tensión aplicada externamente. $V_{GB}$ , se puede expresar como: ^{[ 1 ]}^{[ 2 ]}

$Q_{inv}=C_{ox}{\bigg (}V_{GB}-V_{FB}-\phi _{s}-{\frac {Q_{dep}(\phi _{s})}{C_{ox}}}{\bigg )}=C_{ox}(V_{GS}-V_{th0})$

dónde $C_{ox}$ es la capacitancia del óxido de puerta por unidad de área, ${\textstyle V_{FB}}$ es el voltaje de banda plana del dispositivo, ${\textstyle Q_{dep}}$ es la densidad de carga de agotamiento expuesta en el sustrato ( capa de agotamiento ), mientras que $V_{th0}$ se define como el voltaje umbral de la estructura con polarización de sustrato cero e indica el mínimo ${\textstyle V_{GB}}$ necesario para obtener una carga de inversión apreciable (canal). Nótese que, dado que los terminales de fuente y de volumen están al mismo potencial electrostático, la ecuación ${\textstyle V_{GB}=V_{GS}}$ sostiene. ^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}^{[ 7 ]}

Polarización inversa del cuerpo (V _SB > 0)

Cuando se aplica un voltaje positivo de fuente a sustrato, la unión pn formada por el sustrato de tipo p y la región de fuente n+ se adentra más en la condición de polarización inversa . Esta polarización externa saca al sistema del equilibrio termodinámico , lo que provoca que el nivel de Fermi único se divida en dos niveles cuasi-Fermi distintos : ^{[ 5 ]}^{[ 7 ]}

$E_{Fp}$ : el nivel cuasi-Fermi para huecos , anclado al potencial del sustrato.
$E_{Fn}$ : el nivel cuasi-Fermi para los electrones , que es atraído hacia abajo por el potencial más alto de la fuente.

Dado que el potencial de la fuente es mayor con respecto al volumen, el nivel de energía de los electrones en la fuente disminuye. Esto provoca cambios $E_{Fn}$ en la fuente hacia abajo con respecto a $E_{Fp}$ en grandes cantidades por un importe igual a $qV_{SB}$ En esta circunstancia, las bandas deben curvarse significativamente más que en equilibrio para "perseguir" el nivel cuasi-Fermi desplazado de la fuente y, de esta manera, poblar la banda de conducción . Esto se traduce en un potencial superficial umbral más alto. $\phi _{s}$ definido por la igualdad más general: ^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

$\phi _{s}=2|\phi _{F}|+V_{SB}$

Dado el mayor potencial superficial necesario, la cantidad de carga recolectada en la interfaz óxido-semiconductor se convierte en: ^{[ 1 ]}^{[ 2 ]}

$Q_{inv}=C_{ox}{\bigg (}V_{GB}-V_{FB}-2|\phi _{F}|-V_{SB}-{\frac {Q_{dep}(2|\phi _{F}|+V_{SB})}{C_{ox}}}{\bigg )}$

que puede expresarse de una manera más conveniente como una función del voltaje umbral. $V_{th0}$ como: ^{[ 1 ]}^{[ 2 ]}

$Q_{inv}=C_{ox}{\bigg (}V_{GS}-V_{th0}-{\frac {Q_{dep}(2|\phi _{F}|+V_{SB})-Q_{dep}(2|\phi _{F}|)}{C_{ox}}}{\bigg )}=C_{ox}(V_{GS}-V_{th})$

dónde $V_{th}$ es la expresión general del voltaje umbral del dispositivo en presencia de polarización del sustrato.

Como era de esperar, el umbral resultante está modulado por la carga adicional expuesta en el sustrato por el voltaje fuente-cuerpo, mientras que la última ecuación permite derivar una expresión más completa para $V_{th}$ como función de $V_{SB}$ , sin ninguna suposición real con respecto al perfil de dopaje empleado en el volumen. ^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

Voltaje umbral

Para un sustrato uniformemente dopado, la dependencia del voltaje umbral con respecto al voltaje de la fuente al sustrato se puede modelar analíticamente mediante la ecuación del efecto de cuerpo ^{[ 1 ]}^{[ 4 ]}^{[ 6 ].}

$V_{th}=V_{th0}+\gamma {\bigg (}{\sqrt {2|\phi _{F}|+V_{SB}}}-{\sqrt {2|\phi _{F}|}}{\bigg )}$

dónde $\gamma$ El coeficiente de efecto corporal se expresa como:

$\gamma ={\frac {\sqrt {2\epsilon _{si}qN_{A}}}{C_{ox}}}$

aquí, $\epsilon _{si}$ es la permeabilidad del silicio . ^{[ 1 ]}^{[ 4 ]}^{[ 8 ]}

Esta formulación resulta particularmente esclarecedora, ya que pone de relieve cómo los parámetros geométricos y tecnológicos determinan la influencia del cuerpo en el voltaje umbral. En concreto, demuestra que el efecto del cuerpo se relaciona con:

concentración de dopaje ( $N_{A}$ ): un mayor dopaje del sustrato aumenta la carga de agotamiento, lo que puede intensificar el efecto del cuerpo;
espesor del óxido ( $t_{ox}$ ): incrustado dentro ${\textstyle C_{ox}={\frac {\epsilon _{ox}}{t_{ox}}}}$ , un óxido más delgado aumenta el control de puerta en el canal, protegiéndolo así de variaciones no deseadas del cuerpo. ^{[ 1 ]}^{[ 4 ]}^{[ 6 ]}^{[ 8 ]}

Modelo de señal pequeña

{\displaystyle g_{mb}} — MOSFET de pequeña señal: la transconductancia del cuerpo $g_{mb}$ se modela como un VCCS en paralelo con la puerta principal $g_{m}$ y desde el punto de vista de una señal se comporta de la misma manera. El terminal de volumen no se muestra explícitamente.

En los circuitos analógicos , las variaciones en la tensión de sustrato modulan la tensión umbral del dispositivo y, en consecuencia, modifican su corriente de drenaje ( $I_{D}$ ) de manera análoga al terminal de puerta. Este comportamiento puede modelarse mediante un circuito equivalente de pequeña señal introduciendo una fuente de corriente controlada por voltaje impulsada por el voltaje de la fuente del cuerpo. ^{[ 3 ]}^{[ 4 ]}^{[ 8 ]}

{\displaystyle V_{SB}} — Voltaje umbral de un dispositivo nMOS en función del voltaje entre el sustrato y la fuente en la tecnología MOS típica. $V_{SB}$ aumenta el impacto en $V_{th}$ está limitado debido a la relación no lineal que vincula a ambos. $\eta$ se representa gráficamente como la tangente a la gráfica en $V_{SB}=0$ .

Más precisamente, es posible definir la transconductancia corporal como:

$g_{mb}={\frac {\partial {I_{D}}}{\partial {V_{BS}}}}={\frac {\partial {V_{th}}}{\partial {V_{BS}}}}{\frac {\partial {I_{D}}}{\partial {V_{th}}}}=\eta g_{m}$

dónde $g_{m}$ es la transconductancia de puerta de pequeña señal del MOSFET y $\eta$ (generalmente entre 0,1 y 0,3) ^{[ 8 ]} representa la relación entre la transconductancia del cuerpo y su equivalente de puerta. Su expresión se puede derivar directamente de la ecuación del efecto del cuerpo, obteniéndose:

$\eta ={\frac {\partial {V_{th}}}{\partial {V_{BS}}}}={\frac {\gamma }{2{\sqrt {|2\phi _{F}|+V_{SB}}}}}={\frac {C_{dep}}{C_{ox}}}{\bigg |}_{V_{SB}=0}$

Cabe destacar que $\eta$ no solo proporciona una forma de cuantificar la contribución del cuerpo a la corriente de drenaje, sino que también es una medida compacta de la sensibilidad del voltaje umbral a cualquier $V_{SB}$ variación. ^{[ 1 ]}^{[ 3 ]}^{[ 4 ]}^{[ 8 ]}

Aunque generalmente insignificante en comparación con la transconductancia de puerta, la transconductancia del cuerpo proporciona una vía desacoplada para modular la corriente de drenaje, lo que permite aprovechar el sustrato como una entrada alternativa para la operación y el control de la señal. ^{[ 1 ]}^{[ 3 ]}^{[ 4 ]}^{[ 8 ]}

Impacto en el diseño de circuitos integrados

Históricamente, el efecto de cuerpo se clasifica como un efecto parásito no ideal, que introduce severas limitaciones de diseño tanto en el diseño digital como en el analógico. Más precisamente, los inconvenientes más comunes derivados de la polarización de cuerpo son:

Reducción del rendimiento en circuitos analógicos : en configuraciones básicas de fuente común o en subcircuitos seguidores de fuente, el efecto del sustrato contribuye a disminuir la ganancia de voltaje general de las configuraciones y a empeorar la linealidad debido a la dependencia no lineal de $V_{th}$ . ^{[ 1 ]}^{[ 4 ]}^{[ 3 ]}^{[ 8 ]}

Degradación del rendimiento en circuitos digitales : en las compuertas lógicas (como las compuertas NAND / NOR o la lógica de transistores de paso ), las redes pull-up o pull-down utilizan transistores conectados en serie. En estas estructuras, algunos de los dispositivos no experimentan un voltaje cero entre la fuente y el sustrato ( $V_{SB}=0$ ). La modulación de voltaje umbral resultante debido al efecto de cuerpo disminuye el voltaje de sobreexcitación disponible del dispositivo, degradando los retardos de propagación y reduciendo la velocidad de conmutación de las compuertas lógicas. ^{[ 1 ]}^{[ 9 ]}^{[ 10 ]}

Aplicaciones avanzadas y arquitecturas modernas

En la microelectrónica moderna, la capacidad de modular intencionalmente el voltaje umbral a través del terminal del sustrato ha transformado el efecto de cuerpo de un fenómeno parásito no deseado en una herramienta de diseño alternativa que puede ser explotada intencionalmente para mejorar el diseño del chip. ^{[ 4 ]}^{[ 8 ]}

Control de puerta trasera en tecnologías FD-SOI

{\displaystyle SiO_{2}} — Estructura de un dispositivo nMOS FD-SOI. El adicional $SiO_{2}$ La capa proporciona la caja de aislamiento que permite la polarización independiente del cuerpo.

En las tecnologías de silicio sobre aislante totalmente agotado ( FD-SOI ), el canal del transistor se fabrica sobre una capa muy delgada de silicio totalmente agotado, que está aislada eléctricamente del sustrato por una capa BOX ( óxido enterrado ). En este caso, el sustrato actúa como una segunda puerta aislada para el MOSFET y a menudo se le denomina puerta trasera. ^{[ 11 ]}^{[ 12 ]}

Aplicar un potencial a la compuerta trasera desplaza verticalmente las bandas de energía dentro del canal, modificando $V_{th}$ con una eficacia significativamente mayor que en los dispositivos planares masivos. En particular, esta arquitectura permite la polarización dinámica del cuerpo (DBB), lo que aumenta enormemente la eficiencia de los bloques digitales FD-SOI a través de: ^{[ 11 ]}^{[ 12 ]}

Sesgo corporal hacia adelante (FBB): aplicación de un sesgo hacia adelante a la puerta trasera ( $V_{SB}<0$ ) disminuye la magnitud del efecto del sustrato. Como consecuencia, aumenta la sobreexcitación de las estructuras MOS, lo que permite un comportamiento más conductivo de los dispositivos y mejores resultados de conmutación de las compuertas lógicas . ^{[ 12 ]} Es importante señalar que este enfoque solo es posible si se tienen en cuenta cuidadosamente los límites derivados del encendido de los diodos parásitos de fuente-sustrato y drenador-sustrato del dispositivo.
polarización inversa del cuerpo (RBB): aplicación de una polarización inversa ( $V_{SB}>0$ ) provoca un aumento en el voltaje umbral $V_{th}$ , mitigando las corrientes de fuga subumbral de los dispositivos apagados y permitiendo que los bloques lógicos entren en un estado de espera de energía extremadamente baja. ^{[ 11 ]}^{[ 12 ]}

Circuitos de potencia ultrabaja (ULP) y voltaje ultrabaja (ULV)

Para aplicaciones dirigidas al IoT (Internet de las cosas) ^{[ 13 ]} , sensores biomédicos implantables o sistemas de recolección de energía , ^{[ 13 ]} los voltajes de suministro se reducen a valores cercanos o inferiores al voltaje umbral nominal ( $V_{DD}$ valores que van desde $0.3V$ y $0.5V$ ). ^{[ 14 ]} En este régimen extremo, la tensión de alimentación no permite topologías convencionales controladas por puerta, ya que no garantizan una dinámica de entrada aceptable. ^{[ 15 ]}^{[ 16 ]} Para sortear esta limitación, la señal de entrada se puede aplicar directamente al terminal del cuerpo, mientras que la puerta se mantiene a una polarización de CC constante, manteniendo el dispositivo en condición de inversión débil . ^{[ 14 ]} Este enfoque, generalmente denominado diseño de MOSFET controlado por sustrato, depende completamente de la transconductancia del cuerpo y, por lo tanto, requiere un pozo dedicado para el sustrato para garantizar su aislamiento del sustrato del chip. Aunque estas topologías introducen grandes desventajas, principalmente debido al factor de transconductancia más débil con respecto a la acción de la puerta principal, potencialmente permiten amplias oscilaciones de entrada (casi de riel a riel) mientras que aún conservan una operación lineal. ^{[ 15 ]}^{[ 16 ]} Algunos de estos inconvenientes se pueden mitigar aumentando la ganancia de tensión general de las etapas a través de topologías en cascada o aplicando técnicas de retroalimentación positiva local integradas dentro de la etapa de entrada. ^[¹³^]^[¹⁴^]^[¹⁵^]^[¹⁶^]

Véase también

Referencias

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Taur, Yuan; Ning, Tak H. (2022). Fundamentos de los dispositivos VLSI modernos (3.ª ed.). Cambridge; Nueva York: Cambridge University Press. ISBN 978-1-108-48002-4.
1 2 3 4 5 6 7 8 9 10 11 12 13 14 Giustolisi, Gianluca; Palumbo, Gaetano (2013). Introducción a los dispositivos electrónicos . Franco Angeli. ISBN 978-8846469489.
1 2 3 4 5 6 Sedra, Adel S.; Smith, Kenneth C. (2016). Circuitos microelectrónicos (7.ª ed. internacional). Nueva York: Oxford University Press. ISBN 978-0-19-933914-3.
1 2 3 4 5 6 7 8 9 10 Razavi, Behzad (2017). Diseño de circuitos integrados analógicos CMOS (2.ª ed.). Nueva York: McGraw Hill Education. ISBN 978-1-259-25509-0.
1 2 3 4 5 6 7 8 Tamaño, SM; Ng, Kwok Kwok; Li, Yiming (2021). Física de dispositivos semiconductores (4ª ed.). Hoboken, Nueva Jersey, Estados Unidos: Wiley. ISBN 978-1-119-61800-3.
1 2 3 4 5 6 7 8 9 10 11 Neamen, Donald A. (2012). Física y dispositivos semiconductores: principios básicos (4.ª ed.). Nueva York, NY: McGraw-Hill. ISBN 978-0-07-352958-5.
1 2 3 Sah, Chih-Tang (1991). Fundamentos de la electrónica de estado sólido . Singapur ; River Edge, NJ: World Scientific. ISBN 978-981-02-4811-6.
1 2 3 4 5 6 7 8 Gray, Paul R., ed. (2010). Análisis y diseño de circuitos integrados analógicos (5.ª ed., edición internacional para estudiantes ). Hoboken, NJ: Wiley. ISBN 978-0-470-39877-7.
↑ Weste, Neil HE; Harris, David Money (2011). Diseño VLSI CMOS: una perspectiva de circuitos y sistemas (4.ª ed.). Boston, Mass.: Addison-Wesley. ISBN 978-0-321-54774-3.
↑ Rabaey, Jan M.; Chandrakasan, Anantha P.; Nikolić, Borivoje (2003). Circuitos integrados digitales: una perspectiva de diseño . Serie de electrónica y VLSI de Prentice Hall (2.ª ed.). Upper Saddle River, NJ: Prentice Hall. ISBN 978-0-13-090996-1.
1 2 3 Cristoloveanu, Sorin (2021). Silicio sobre aislante totalmente agotado: nanodispositivos, mecanismos y caracterización . Sl: Elsevier. ISBN 978-0-12-819643-4.
1 2 3 4 Clerc, Sylvain; Di Gilio, Thierry; Cathelin, Andreia, eds. (2020). El cuarto terminal: Beneficios de las técnicas de polarización del cuerpo para circuitos y sistemas FDSOI . Circuitos y sistemas integrados (1.ª ed. 2020 ). Cham: Springer International Publishing. ISBN 978-3-030-39495-0.
1 2 3 Alioto, Massimo, ed. (2017). Habilitando el Internet de las Cosas: De los circuitos integrados a los sistemas integrados . SpringerLink Bücher. Cham: Springer. ISBN 978-3-319-51480-2.
1 2 3 Chatterjee, S.; Tsividis, Y.; Kinget, P. (2005). "Técnicas de circuitos analógicos de 0,5 V y su aplicación en el diseño de OTA y filtros" . IEEE Journal of Solid-State Circuits . 40 (12): 2373– 2387. doi : 10.1109/JSSC.2005.856280 . ISSN 0018-9200 .
1 2 3 Gerfers, Friedel, ed. (2025). Técnicas de circuitos impulsados por el volumen para procesos CMOS FDSOI: Del concepto de circuito a las implementaciones (1.ª ed. 2025 ). Cham: Springer Nature Suiza. ISBN 978-3-031-85114-8.
1 2 3 Ballo, Andrea; Grasso, Alfio Darío; Pennisi, Salvatore (29 de agosto de 2022). "OTA CMOS de una sola etapa impulsada por volumen de 0,4 V, 81,3 nA con transconductancia mejorada" . Electrónica . 11 (17): 2704. doi : 10.3390/electrónica11172704 . ISSN 2079-9292 .

Enlaces externos

Notas sobre el voltaje umbral del MOSFET
Notas sobre el efecto de cuerpo del MOSFET
Conferencias sobre diseño analógico impartidas por Behzad Razavi.
Introducción a la nanoelectrónica MIT edu - dispositivos electrónicos

[:Taur-1] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Taur, Yuan; Ning, Tak H. (2022). Fundamentos de los dispositivos VLSI modernos (3.ª ed.). Cambridge; Nueva York: Cambridge University Press. ISBN 978-1-108-48002-4.

[:Palumbo-2] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 Giustolisi, Gianluca; Palumbo, Gaetano (2013). Introducción a los dispositivos electrónicos . Franco Angeli. ISBN 978-8846469489.

[:Sedra_Smith-3] 1 2 3 4 5 6 Sedra, Adel S.; Smith, Kenneth C. (2016). Circuitos microelectrónicos (7.ª ed. internacional). Nueva York: Oxford University Press. ISBN 978-0-19-933914-3.

[:Razavi-4] 1 2 3 4 5 6 7 8 9 10 Razavi, Behzad (2017). Diseño de circuitos integrados analógicos CMOS (2.ª ed.). Nueva York: McGraw Hill Education. ISBN 978-1-259-25509-0.

[:Sze-5] 1 2 3 4 5 6 7 8 Tamaño, SM; Ng, Kwok Kwok; Li, Yiming (2021). Física de dispositivos semiconductores (4ª ed.). Hoboken, Nueva Jersey, Estados Unidos: Wiley. ISBN 978-1-119-61800-3.

[:Neamen-6] 1 2 3 4 5 6 7 8 9 10 11 Neamen, Donald A. (2012). Física y dispositivos semiconductores: principios básicos (4.ª ed.). Nueva York, NY: McGraw-Hill. ISBN 978-0-07-352958-5.

[:Sah-7] 1 2 3 Sah, Chih-Tang (1991). Fundamentos de la electrónica de estado sólido . Singapur ; River Edge, NJ: World Scientific. ISBN 978-981-02-4811-6.

[:Gray_Meyer-8] 1 2 3 4 5 6 7 8 Gray, Paul R., ed. (2010). Análisis y diseño de circuitos integrados analógicos (5.ª ed., edición internacional para estudiantes ). Hoboken, NJ: Wiley. ISBN 978-0-470-39877-7.

[:Weste-9] Weste, Neil HE; Harris, David Money (2011). Diseño VLSI CMOS: una perspectiva de circuitos y sistemas (4.ª ed.). Boston, Mass.: Addison-Wesley. ISBN 978-0-321-54774-3.

[:Rabaey-10] Rabaey, Jan M.; Chandrakasan, Anantha P.; Nikolić, Borivoje (2003). Circuitos integrados digitales: una perspectiva de diseño . Serie de electrónica y VLSI de Prentice Hall (2.ª ed.). Upper Saddle River, NJ: Prentice Hall. ISBN 978-0-13-090996-1.

[:Cristoloveanu-11] 1 2 3 Cristoloveanu, Sorin (2021). Silicio sobre aislante totalmente agotado: nanodispositivos, mecanismos y caracterización . Sl: Elsevier. ISBN 978-0-12-819643-4.

[:Clerc-12] 1 2 3 4 Clerc, Sylvain; Di Gilio, Thierry; Cathelin, Andreia, eds. (2020). El cuarto terminal: Beneficios de las técnicas de polarización del cuerpo para circuitos y sistemas FDSOI . Circuitos y sistemas integrados (1.ª ed. 2020 ). Cham: Springer International Publishing. ISBN 978-3-030-39495-0.

[:Alioto-13] 1 2 3 Alioto, Massimo, ed. (2017). Habilitando el Internet de las Cosas: De los circuitos integrados a los sistemas integrados . SpringerLink Bücher. Cham: Springer. ISBN 978-3-319-51480-2.

[:0-14] 1 2 3 Chatterjee, S.; Tsividis, Y.; Kinget, P. (2005). "Técnicas de circuitos analógicos de 0,5 V y su aplicación en el diseño de OTA y filtros" . IEEE Journal of Solid-State Circuits . 40 (12): 2373– 2387. doi : 10.1109/JSSC.2005.856280 . ISSN 0018-9200 .

[:Gerfers-15] 1 2 3 Gerfers, Friedel, ed. (2025). Técnicas de circuitos impulsados por el volumen para procesos CMOS FDSOI: Del concepto de circuito a las implementaciones (1.ª ed. 2025 ). Cham: Springer Nature Suiza. ISBN 978-3-031-85114-8.

[:Ballo_Grasso-16] 1 2 3 Ballo, Andrea; Grasso, Alfio Darío; Pennisi, Salvatore (29 de agosto de 2022). "OTA CMOS de una sola etapa impulsada por volumen de 0,4 V, 81,3 nA con transconductancia mejorada" . Electrónica . 11 (17): 2704. doi : 10.3390/electrónica11172704 . ISSN 2079-9292 .