MOSFET

La estructura tradicional metal-óxido-semiconductor (MOS) se obtiene mediante el crecimiento de una capa de dióxido de silicio ( SiO₂ ) sobre un sustrato de silicio, generalmente medianteoxidación térmicay deposición de una capa de metal osilicio policristalino(este último es el más utilizado). Dado que el dióxido de silicio es undieléctricocapacitorplanar, con uno de los electrodos reemplazado por un semiconductor.

Cuando se aplica un voltaje a través de una estructura MOS, se modifica la distribución de cargas en el semiconductor. Si consideramos un semiconductor de tipo p (con N _A la densidad de aceptores , p la densidad de huecos; p = N _A en el volumen neutro), un voltaje positivo, V _G , desde la puerta al sustrato (ver figura) crea una capa de agotamiento al forzar a los huecos cargados positivamente lejos de la interfaz puerta-aislante/semiconductor, dejando expuesta una región libre de portadores de iones aceptores inmóviles cargados negativamente (ver dopaje ). Si V _G es suficientemente alto, se forma una alta concentración de portadores de carga negativa en una capa de inversión ubicada en una capa delgada junto a la interfaz entre el semiconductor y el aislante.

Convencionalmente, la tensión de puerta en la que la densidad volumétrica de electrones en la capa de inversión es igual a la densidad volumétrica de huecos en el cuerpo se denomina tensión umbral . Cuando la tensión entre la puerta y la fuente del transistor ( V _G ) supera la tensión umbral ( V _th ), la diferencia se conoce como tensión de sobreexcitación .

Esta estructura con cuerpo de tipo p es la base del MOSFET de tipo n, que requiere la adición de regiones de fuente y drenaje de tipo n.

La estructura del condensador MOS es el núcleo del MOSFET. Consideremos un condensador MOS con una base de silicio de tipo p. Si se aplica un voltaje positivo a la compuerta, los huecos presentes en la superficie del sustrato de tipo p serán repelidos por el campo eléctrico generado. Inicialmente, los huecos simplemente serán repelidos, y lo que quedará en la superficie serán átomos inmóviles (negativos) de tipo aceptor, lo que crea una región de agotamiento. Un hueco se crea por la presencia de un átomo aceptor, por ejemplo, boro, que tiene un electrón menos que un átomo de silicio. Los huecos no son realmente repelidos, ya que no son entidades; los electrones son atraídos por el campo positivo y llenan estos huecos. Esto crea una región de agotamiento donde no existen portadores de carga, puesto que el electrón se encuentra fijo al átomo e inmóvil.

A medida que aumenta el voltaje en la compuerta, llegará un punto en el que la superficie sobre la región de agotamiento se convertirá de tipo p a tipo n, ya que los electrones del área interna comenzarán a ser atraídos por el campo eléctrico más intenso. Esto se conoce como inversión . El voltaje umbral en el que ocurre esta conversión es uno de los parámetros más importantes en un MOSFET.

En el caso de un MOSFET de tipo p, la inversión de volumen se produce cuando el nivel de energía intrínseco en la superficie es menor que el nivel de Fermi en la superficie. Esto se puede observar en un diagrama de bandas. El nivel de Fermi define el tipo de semiconductor en cuestión. Si el nivel de Fermi es igual al nivel intrínseco, el semiconductor es de tipo intrínseco o puro. Si el nivel de Fermi se encuentra más cerca de la banda de conducción (banda de valencia), el semiconductor será de tipo n (o tipo p).

Cuando se incrementa el voltaje de puerta en sentido positivo (en el ejemplo dado), la banda de energía intrínseca se desplaza hacia abajo, acercándose a la banda de valencia. Si el nivel de Fermi se encuentra cerca de la banda de valencia (para semiconductores de tipo p), llegará un punto en que el nivel intrínseco comenzará a cruzar el nivel de Fermi. Cuando el voltaje alcanza el umbral, el nivel intrínseco cruza el nivel de Fermi, lo que se conoce como inversión. En ese momento, la superficie del semiconductor se invierte, pasando de ser de tipo p a ser de tipo n.

Si el nivel de Fermi se encuentra por encima del nivel intrínseco, el semiconductor es de tipo n; por lo tanto, en inversión, cuando el nivel intrínseco alcanza y cruza el nivel de Fermi (que se encuentra más cerca de la banda de valencia), el tipo de semiconductor cambia en la superficie según lo dictan las posiciones relativas de los niveles de energía de Fermi e intrínseco.

Un MOSFET se basa en la modulación de la concentración de carga mediante una capacitancia MOS entre un electrodo de cuerpo y un electrodo de puerta ubicados sobre el cuerpo y aislados de todas las demás regiones del dispositivo por una capa dieléctrica de puerta. Si se emplean dieléctricos distintos de un óxido, el dispositivo puede denominarse FET metal-aislante-semiconductor (MISFET). En comparación con el capacitor MOS, el MOSFET incluye dos terminales adicionales ( fuente y drenador ), cada uno conectado a regiones individuales altamente dopadas separadas por la región del cuerpo. Estas regiones pueden ser de tipo p o n, pero deben ser del mismo tipo y de tipo opuesto a la región del cuerpo. La fuente y el drenador (a diferencia del cuerpo) están altamente dopados, como lo indica el signo "+" después del tipo de dopaje.

Si el MOSFET es de canal n o nMOS, la fuente y el drenador son regiones n+ y el cuerpo es una región p . Si el MOSFET es de canal p o pMOS, la fuente y el drenador son regiones p+ y el cuerpo es una región n . La fuente se denomina así porque es el origen de los portadores de carga (electrones para el canal n, huecos para el canal p) que fluyen a través del canal; de forma similar, el drenador es por donde los portadores de carga salen del canal.

La ocupación de las bandas de energía en un semiconductor viene determinada por la posición del nivel de Fermi en relación con los bordes de las bandas de energía del semiconductor.

Con un voltaje de puerta suficiente, el borde de la banda de valencia se aleja considerablemente del nivel de Fermi, y los huecos del cuerpo se alejan de la puerta.

Con una tensión de puerta aún mayor, cerca de la superficie del semiconductor, el borde de la banda de conducción se aproxima al nivel de Fermi, poblando la superficie con electrones en una capa de inversión o canal n en la interfaz entre la región p y el óxido. Este canal conductor se extiende entre la fuente y el drenador, y la corriente fluye a través de él cuando se aplica una tensión entre los dos electrodos. Al aumentar la tensión en la puerta, aumenta la densidad de electrones en la capa de inversión y, por lo tanto, incrementa el flujo de corriente entre la fuente y el drenador. Para tensiones de puerta inferiores al valor umbral, el canal está poco poblado y solo puede fluir una corriente de fuga subumbral muy pequeña entre la fuente y el drenador.

Cuando se aplica una tensión negativa entre puerta y fuente (o positiva entre fuente y puerta), se crea un canal p en la superficie de la región n, análogo al caso del canal n, pero con polaridades opuestas de cargas y tensiones. Cuando se aplica una tensión menos negativa que el valor umbral (una tensión negativa para el canal p) entre la puerta y la fuente, el canal desaparece y solo puede fluir una corriente subumbral muy pequeña entre la fuente y el drenador. El dispositivo puede estar compuesto por un dispositivo de silicio sobre aislante en el que se forma un óxido enterrado debajo de una capa delgada de semiconductor. Si la región del canal entre el dieléctrico de puerta y la región de óxido enterrado es muy delgada, el canal se denomina región de canal ultradelgada, con las regiones de fuente y drenador formadas a cada lado, dentro o por encima de la capa delgada de semiconductor. Se pueden emplear otros materiales semiconductores. Cuando las regiones de fuente y drenador se forman total o parcialmente por encima del canal, se denominan regiones de fuente/drenador elevadas.

El funcionamiento de un MOSFET se puede separar en tres modos diferentes, dependiendo de la tensión umbral del dispositivo (${\displaystyle V_{\text{th}}}$), voltaje puerta-fuente (${\displaystyle V_{\text{GS}}}$), y voltaje de drenaje a fuente (${\displaystyle V_{\text{DS}}}$). En la siguiente discusión, se utiliza un modelo algebraico simplificado. ^{[ 35 ]} Las características de los MOSFET modernos son más complejas que el modelo algebraico presentado aquí. ^{[ 36 ]}

Para un MOSFET de canal n de modo de enriquecimiento , los tres modos operativos son:

Modo de corte, subumbral y de inversión débil

Criterio:${\displaystyle V_{\text{GS}}<V_{\text{th}}.}$

Según el modelo básico de umbral, el transistor está apagado y no hay conducción entre el drenador y la fuente. Un modelo más preciso considera el efecto de la energía térmica en la distribución de Fermi-Dirac de las energías electrónicas, lo que permite que algunos de los electrones más energéticos de la fuente entren en el canal y fluyan hacia el drenador. Esto da como resultado una corriente subumbral que es una función exponencial de la tensión puerta-fuente. Si bien la corriente entre el drenador y la fuente debería ser idealmente cero cuando el transistor se usa como interruptor apagado, existe una corriente de inversión débil, a veces llamada fuga subumbral.

En la inversión débil, donde la fuente está ligada al volumen, la corriente varía exponencialmente con${\displaystyle V_{\text{GS}}}$como se indica aproximadamente en: ^{[ 37 ] [ 38 ]}

$${\displaystyle I_{\text{D}}\approx I_{\text{D0}}e^{\frac {V_{\text{GS}}-V_{\text{th}}}{nV_{\text{T}}}},}$$

dónde:

• ${\displaystyle I_{\text{D0}}}$es la corriente cuando${\displaystyle V_{\text{GS}}{=}V_{\text{th}}}$,
• ${\displaystyle V_{\text{T}}{=}kT/q}$es el voltaje térmico y
• ${\displaystyle n}$es el factor de pendiente dado por:

$${\displaystyle n=1+{\frac {C_{\text{dep}}}{C_{\text{ox}}}},}$$

dónde${\displaystyle C_{\text{dep}}}$es la capacitancia de la capa de agotamiento y${\displaystyle C_{\text{ox}}}$es la capacitancia de la capa de óxido. Esta ecuación se usa generalmente, pero es solo una aproximación adecuada para la fuente conectada al sustrato. Para la fuente no conectada al sustrato, la ecuación subumbral para la corriente de drenaje en saturación es ^{[ 39 ] [ 40 ]}

$${\displaystyle I_{\text{D}}\approx I_{\text{D0}}e^{\frac {V_{\text{G}}-V_{\text{th}}}{nV_{\text{T}}}}e^{-{\frac {V_{\text{S}}}{V_{\text{T}}}}}.}$$

En un dispositivo de canal largo, no hay dependencia de la corriente con respecto al voltaje de drenaje.${\displaystyle V_{\text{DS}}\gg V_{\text{T}}}$Pero a medida que se reduce la longitud del canal, la disminución de la barrera inducida por el drenaje introduce una dependencia del voltaje de drenaje que depende de forma compleja de la geometría del dispositivo (por ejemplo, el dopaje del canal, el dopaje de la unión, etc.). Con frecuencia, el voltaje umbral V _th para este modo se define como el voltaje de puerta en el que se produce un valor seleccionado de corriente I _D0 , por ejemplo, I _D0 = 1  μA, que puede no ser el mismo valor de V _th utilizado en las ecuaciones para los siguientes modos.

Algunos circuitos analógicos de micropotencia están diseñados para aprovechar la conducción subumbral. ^{[ 41 ] [ 42 ] [ 43 ]} Al operar en la región de inversión débil, los MOSFET en estos circuitos ofrecen la mayor relación transconductancia-corriente posible, a saber:${\displaystyle g_{m}/I_{\text{D}}=1/\left(nV_{\text{T}}\right)}$, casi como un transistor bipolar. ^{[ 44 ]}

La curva I-V subumbral depende exponencialmente del voltaje umbral, lo que introduce una fuerte dependencia de cualquier variación de fabricación que afecte al voltaje umbral; por ejemplo: variaciones en el espesor del óxido, la profundidad de la unión o el dopaje del sustrato que modifican el grado de reducción de la barrera inducida por el drenaje. La sensibilidad resultante a las variaciones de fabricación complica la optimización de la fuga y el rendimiento. ^{[ 45 ] [ 46 ]}

La ocupación de las bandas de energía en un semiconductor viene determinada por la posición del nivel de Fermi con respecto a los bordes de dichas bandas. La aplicación de una polarización inversa entre la fuente y el sustrato en la unión pn fuente-cuerpo provoca una división entre los niveles de Fermi de electrones y huecos, desplazando el nivel de Fermi del canal más lejos del borde de la banda y, por consiguiente, reduciendo la ocupación del canal. Esto conlleva un aumento de la tensión de puerta necesaria para establecer el canal, como se observa en la figura. Este cambio en la intensidad del canal debido a la aplicación de la polarización inversa se denomina « efecto de cuerpo ».

Utilizando como ejemplo un transistor nMOS, la polarización entre la puerta y el sustrato, V _GB, determina los niveles de energía de la banda de conducción, mientras que la polarización entre la fuente y el sustrato, V _SB , sitúa el nivel de Fermi de los electrones cerca de la interfaz, decidiendo la ocupación de estos niveles cerca de la interfaz y, por lo tanto, la intensidad de la capa o canal de inversión.

El efecto del cuerpo sobre el canal se puede describir mediante una modificación del voltaje umbral, aproximada por la siguiente ecuación:

${\displaystyle V_{\text{TB}}=V_{T0}+\gamma \left({\sqrt {V_{\text{SB}}+2\varphi _{B}}}-{\sqrt {2\varphi _{B}}}\right),}$

donde V _TB es el voltaje umbral con polarización del sustrato presente, y V _T0 es el valor cero de V _{SB del voltaje umbral,}${\displaystyle \gamma }$es el parámetro de efecto de cuerpo, y 2 φ _B es la caída de potencial aproximada entre la superficie y el volumen a través de la capa de agotamiento cuando V _SB = 0 y la polarización de puerta es suficiente para asegurar que haya un canal presente. ^{[ 52 ]} Como muestra esta ecuación, una polarización inversa V _SB > 0 provoca un aumento en el voltaje umbral V _TB y, por lo tanto, requiere un voltaje de puerta mayor antes de que el canal se pueble.

El cuerpo puede funcionar como una segunda puerta, y a veces se le denomina "puerta trasera"; el efecto del cuerpo a veces se llama "efecto de puerta trasera". ^{[ 53 ]}

Tras el desarrollo de salas blancas para reducir la contaminación a niveles nunca antes considerados necesarios, y de la fotolitografía ^{[ 58 ]} y el proceso planar para permitir la fabricación de circuitos en muy pocos pasos, el sistema Si–SiO₂ _presentó las ventajas técnicas de un bajo coste de producción (por circuito) y una fácil integración. Debido en gran medida a estos dos factores, el MOSFET se ha convertido en el tipo de transistor más utilizado en la Institución de Ingeniería y Tecnología (IET).

General Micro-electronics introdujo el primer circuito integrado MOS comercial en 1964. ^{[ 59 ]} Además, el método de acoplar dos MOSFET complementarios (canal P y canal N) en un interruptor alto/bajo, conocido como CMOS, significa que los circuitos digitales disipan muy poca potencia excepto cuando se conmutan realmente.

Los primeros microprocesadores, a partir de 1970, eran todos microprocesadores MOS, fabricados completamente con lógica PMOS o completamente con lógica nMOS . En la década de 1970, los microprocesadores MOS se contrastaban a menudo con los microprocesadores CMOS y los procesadores bipolares de división de bits. ^{[ 60 ]}

El MOSFET se utiliza en la lógica digital de semiconductores de óxido metálico complementario ( CMOS ) ^{[ 61 ]} , que emplea MOSFETs de canal p y n como bloques de construcción. El sobrecalentamiento es una preocupación importante en los circuitos integrados, ya que cada vez se integran más transistores en chips cada vez más pequeños. La lógica CMOS reduce el consumo de energía porque, idealmente, no fluye corriente y, por lo tanto, no se consume energía , excepto cuando se conmutan las entradas de las compuertas lógicas . CMOS logra esta reducción de corriente complementando cada FET nMOS con un FET pMOS y conectando ambas compuertas y ambos drenadores. Un voltaje alto en las compuertas provoca que el FET nMOS conduzca y el FET pMOS no conduzca, mientras que un voltaje bajo produce el efecto contrario. Durante el tiempo de conmutación, a medida que el voltaje pasa de un estado a otro, ambos MOSFETs conducen brevemente. Esta configuración reduce considerablemente el consumo de energía y la generación de calor.

Los interruptores analógicos bidireccionales permiten el paso de señales analógicas cuando están activados o las bloquean (al presentar una alta impedancia) cuando están desactivados. Los MOSFET utilizados suelen ser simétricos, de modo que su drenador y su fuente intercambian posiciones según las tensiones relativas de sus electrodos; en cualquier momento, la fuente sería el lado más negativo para un nMOS o el lado más positivo para un pMOS. Todos estos interruptores tienen limitaciones en cuanto a las señales que pueden transmitir o bloquear, determinadas por sus tensiones puerta-fuente, puerta-drenador y fuente-drenador; superar los límites de tensión, corriente o potencia puede dañar el interruptor. Véase la subsección de MOSFET de potencia más adelante.

Tipo dual (CMOS)

Este tipo de interruptor "complementario" o CMOS utiliza un FET pMOS y un FET nMOS conectados en paralelo para contrarrestar las limitaciones del interruptor de un solo tipo. ^{[ 63 ]} Cuando se utiliza en lógica digital, se denomina puerta de transmisión . Los FET tienen sus drenadores y fuentes conectados en paralelo, el cuerpo del pMOS está conectado al potencial alto (Vpos en el diagrama) y el cuerpo del nMOS está conectado al potencial bajo (Vneg). Para activar el interruptor, la puerta del pMOS se lleva al potencial bajo y la puerta del nMOS se lleva al potencial alto. Para voltajes entre Vpos  − V _{umbral_nMOS} y Vneg − V _{umbral_pMOS} , ambos FET conducen la señal, aunque el nMOS transmite mejor los voltajes bajos, mientras que el pMOS transmite mejor los voltajes altos. Para voltajes menores que Vneg − V _{umbral_pMOS} , el nMOS conduce solo. Para voltajes mayores que Vpos − V _{umbral_nMOS} , el pMOS conduce solo.       

Los límites de voltaje para este interruptor son los límites de voltaje puerta-fuente, puerta-drenador y fuente-drenador para ambos FET. Además, el pMOS suele ser dos o tres veces más ancho que el nMOS, por lo que el interruptor estará equilibrado en cuanto a velocidad en ambas direcciones.

Los circuitos triestado a veces incorporan un interruptor CMOS MOSFET en su salida para proporcionar una salida de rango completo y baja impedancia cuando están encendidos, y una señal de nivel medio y alta impedancia cuando están apagados.

El criterio principal para el material de la compuerta es que sea un buen conductor . El silicio policristalino altamente dopado es un conductor aceptable, pero ciertamente no ideal, y también presenta algunas deficiencias técnicas en su función como material de compuerta estándar. Sin embargo, existen varias razones que favorecen el uso del polisilicio:

1. El voltaje umbral (y, por consiguiente, la corriente de encendido entre drenador y fuente) se modifica por la diferencia de función de trabajo entre el material de la compuerta y el material del canal. Dado que el polisilicio es un semiconductor, su función de trabajo se puede modular ajustando el tipo y el nivel de dopaje. Además, como el polisilicio tiene la misma banda prohibida que el canal de silicio subyacente, es bastante sencillo ajustar la función de trabajo para lograr bajos voltajes umbral tanto para dispositivos nMOS como pMOS. Por el contrario, las funciones de trabajo de los metales no se modulan fácilmente, por lo que ajustar la función de trabajo para obtener bajos voltajes umbral (LVT) se convierte en un desafío importante. Adicionalmente, obtener dispositivos de bajo umbral tanto en dispositivos pMOS como nMOS a veces requiere el uso de metales diferentes para cada tipo de dispositivo.
2. La interfaz silicio-SiO₂ _ha sido ampliamente estudiada y se sabe que presenta relativamente pocos defectos. Por el contrario, muchas interfaces metal-aislante contienen niveles significativos de defectos que pueden provocar la fijación del nivel de Fermi , la acumulación de carga u otros fenómenos que, en última instancia, degradan el rendimiento del dispositivo.
3. En el proceso de fabricación de circuitos integrados MOSFET , es preferible depositar el material de la compuerta antes de ciertos pasos a alta temperatura para obtener transistores de mejor rendimiento. Dichos pasos a alta temperatura fundirían algunos metales, lo que limitaría los tipos de metal que se pueden utilizar en un proceso basado en compuertas metálicas.

Si bien las compuertas de polisilicio han sido el estándar de facto durante los últimos veinte años, presentan algunas desventajas que han llevado a su probable reemplazo futuro por compuertas metálicas. Estas desventajas incluyen:

• El polisilicio no es un buen conductor (aproximadamente 1000 veces más resistivo que los metales), lo que reduce la velocidad de propagación de la señal a través del material. La resistividad se puede disminuir aumentando el nivel de dopaje, pero incluso el polisilicio altamente dopado no es tan conductor como la mayoría de los metales. Para mejorar aún más la conductividad, a veces se alea un metal de alta temperatura como el tungsteno , el titanio , el cobalto y, más recientemente, el níquel con las capas superiores del polisilicio. Este material mezclado se denomina siliciuro . La combinación de siliciuro y polisilicio tiene mejores propiedades eléctricas que el polisilicio solo y, además, no se funde durante el procesamiento posterior. Asimismo, el voltaje umbral no es significativamente mayor que con el polisilicio solo, porque el material de siliciuro no está cerca del canal. El proceso en el que se forma siliciuro tanto en el electrodo de puerta como en las regiones de fuente y drenaje se denomina a veces salicida o siliciuro autoalineado.
• Cuando los transistores se reducen drásticamente, es necesario que la capa dieléctrica de la compuerta sea muy delgada, alrededor de 1  nm en las tecnologías más avanzadas. Un fenómeno observado aquí es el llamado agotamiento de polisilicio , donde se forma una capa de agotamiento en la capa de polisilicio de la compuerta junto al dieléctrico de la compuerta cuando el transistor está en inversión. Para evitar este problema, se desea una compuerta metálica. Se utilizan diversos metales para las compuertas, como tantalio , tungsteno, nitruro de tantalio y nitruro de titanio , generalmente junto con dieléctricos de alta constante dieléctrica (κ) . Una alternativa es utilizar compuertas de polisilicio totalmente silicidadas, un proceso conocido como FUSI .

Las CPU de alto rendimiento actuales utilizan tecnología de compuerta metálica, junto con dieléctricos de alta κ , una combinación conocida como compuerta metálica de alta κ (HKMG). Las desventajas de las compuertas metálicas se superan mediante algunas técnicas: ^{[ 64 ]}

1. El voltaje umbral se ajusta mediante la inclusión de una fina capa de metal con función de trabajo variable entre el dieléctrico de alta constante dieléctrica (κ) y el metal principal. Esta capa es lo suficientemente delgada como para que la función de trabajo total de la compuerta se vea influenciada tanto por la función de trabajo del metal principal como por la de la capa delgada (ya sea por aleación durante el recocido o simplemente por el apantallamiento incompleto que proporciona la capa delgada). Por lo tanto, el voltaje umbral se puede ajustar mediante el espesor de la capa delgada de metal.
2. Los dieléctricos de alta constante dieléctrica (κ) están ahora bien estudiados y sus defectos se comprenden.
3. Existen procesos HKMG que no requieren que los metales se sometan a recocidos a altas temperaturas; otros procesos seleccionan metales que pueden sobrevivir a la etapa de recocido.

A medida que los dispositivos se miniaturizan, las capas aislantes se vuelven más delgadas, a menudo mediante procesos de oxidación térmica u oxidación localizada de silicio ( LOCOS ). En dispositivos a nanoescala, en algún momento se produce el efecto túnel de portadores a través del aislante desde el canal hasta el electrodo de puerta. Para reducir la corriente de fuga resultante , el aislante puede hacerse más delgado eligiendo un material con una constante dieléctrica más alta. Para comprender la relación entre el espesor y la constante dieléctrica, observe que la ley de Gauss relaciona el campo con la carga de la siguiente manera:

${\displaystyle Q=\kappa \epsilon _{0}E,}$

donde Q = densidad de carga, κ = constante dieléctrica, ε₀ ₌ permitividad del vacío y E = campo eléctrico. De esta ley se deduce que la misma carga puede mantenerse en el canal a un campo menor siempre que κ aumente. El voltaje en la compuerta viene dado por:

${\displaystyle V_{\text{G}}=V_{\text{ch}}+E\,t_{\text{ins}}=V_{\text{ch}}+{\frac {Qt_{\text{ins}}}{\kappa \epsilon _{0}}},}$

donde V _G = voltaje de puerta, V _ch = voltaje en el lado del canal del aislante y t _ins = espesor del aislante. Esta ecuación muestra que el voltaje de puerta no aumentará cuando aumente el espesor del aislante, siempre que κ aumente para mantener t _ins / κ = constante (consulte el artículo sobre dieléctricos de alta κ para obtener más detalles y la sección de este artículo sobre fugas de óxido de puerta ).

El aislante de un MOSFET es un dieléctrico que puede ser óxido de silicio, formado por LOCOS , aunque también se emplean muchos otros materiales dieléctricos. El término genérico para el dieléctrico es dieléctrico de puerta, ya que este se encuentra directamente debajo del electrodo de puerta y encima del canal del MOSFET.

Las uniones fuente-cuerpo y drenador-cuerpo son objeto de mucha atención debido a tres factores principales: su diseño afecta las características corriente-voltaje ( I-V ) del dispositivo, reduciendo la resistencia de salida, y también la velocidad del dispositivo a través del efecto de carga de las capacitancias de la unión , y finalmente, el componente de disipación de potencia en espera debido a la fuga de la unión.

La reducción de la barrera inducida por el drenaje en el voltaje umbral y los efectos de modulación de la longitud del canal sobre las curvas I-V se reducen mediante el uso de extensiones de unión poco profundas. Además, se puede utilizar el dopaje de halo , es decir, la adición de regiones muy delgadas fuertemente dopadas del mismo tipo de dopaje que el cuerpo, pegadas a las paredes de la unión para limitar la extensión de las regiones de agotamiento . ^{[ 65 ]}

Los efectos capacitivos se limitan mediante el uso de geometrías de fuente y drenaje elevadas que hacen que la mayor parte del área de contacto bordee un dieléctrico grueso en lugar de silicio. ^{[ 66 ]}

Estas diversas características del diseño de la unión se muestran (con licencia artística ) en la figura.

A medida que las geometrías de los MOSFET se reducen, el voltaje que se puede aplicar a la puerta debe disminuir para mantener la fiabilidad. Para mantener el rendimiento, el voltaje umbral del MOSFET también debe disminuir. Al disminuir el voltaje umbral, el transistor no puede conmutarse completamente de apagado a encendido con la limitada amplitud de voltaje disponible; el diseño del circuito es un compromiso entre una corriente alta en el caso de encendido y una corriente baja en el caso de apagado , y la aplicación determina si se debe priorizar una sobre la otra. La fuga subumbral (que incluye la conducción subumbral, la fuga del óxido de puerta y la fuga de la unión polarizada inversamente), que antes se ignoraba, ahora puede consumir más de la mitad del consumo total de energía de los chips VLSI modernos de alto rendimiento. ^{[ 69 ] [ 70 ]}

El óxido de puerta, que actúa como aislante entre la puerta y el canal, debe ser lo más delgado posible para aumentar la conductividad y el rendimiento del canal cuando el transistor está encendido y para reducir la fuga subumbral cuando el transistor está apagado. Sin embargo, con los óxidos de puerta actuales, cuyo espesor ronda los 1,2 nm (equivalente a unos 5 átomos en silicio ), se produce el fenómeno cuántico de tunelización de electrones entre la puerta y el canal, lo que incrementa el consumo de energía. Tradicionalmente, se ha utilizado dióxido de silicio como aislante de puerta. No obstante, el dióxido de silicio tiene una constante dieléctrica moderada. Aumentar la constante dieléctrica del dieléctrico de puerta permite una capa más gruesa manteniendo una alta capacitancia (la capacitancia es proporcional a la constante dieléctrica e inversamente proporcional al espesor del dieléctrico). En igualdad de condiciones, un mayor espesor del dieléctrico reduce la corriente de tunelización cuántica a través del dieléctrico entre la puerta y el canal.  

Los aislantes con una constante dieléctrica mayor que la del dióxido de silicio (conocidos como dieléctricos de alta κ ), como los silicatos de metales del grupo IVb, por ejemplo, los silicatos y óxidos de hafnio y circonio , se utilizan para reducir la fuga de puerta a partir del nodo tecnológico de 45 nanómetros. Por otro lado, la altura de la barrera del nuevo aislante de puerta es una consideración importante; la diferencia en la energía de la banda de conducción entre el semiconductor y el dieléctrico (y la diferencia correspondiente en la energía de la banda de valencia ) también afecta el nivel de corriente de fuga. Para el óxido de puerta tradicional, el dióxido de silicio, la barrera anterior es de aproximadamente 8 eV . Para muchos dieléctricos alternativos, el valor es significativamente menor, lo que tiende a aumentar la corriente de tunelización, anulando en cierta medida la ventaja de una constante dieléctrica más alta. El voltaje máximo puerta-fuente está determinado por la intensidad del campo eléctrico que puede soportar el dieléctrico de puerta antes de que se produzca una fuga significativa. A medida que el dieléctrico aislante se hace más delgado, la intensidad del campo eléctrico dentro de él aumenta para un voltaje fijo. Esto requiere el uso de voltajes más bajos con el dieléctrico más delgado.

Para fabricar dispositivos más pequeños, el diseño de uniones se ha vuelto más complejo, lo que lleva a niveles de dopaje más altos , uniones menos profundas, dopaje de "halo", etc., ^{[ 71 ] [ 72 ]} todo para disminuir la reducción de la barrera inducida por el drenaje (ver la sección sobre diseño de uniones ). Para mantener estas uniones complejas en su lugar, los pasos de recocido que antes se usaban para eliminar daños y defectos eléctricamente activos deben reducirse ^{[ 73 ]} aumentando la fuga de la unión. El dopaje más fuerte también está asociado con capas de agotamiento más delgadas y más centros de recombinación que dan como resultado una corriente de fuga aumentada, incluso sin daño de la red.

Reducción de la barrera inducida por el drenador (DIBL) y caída de V _T : Debido al efecto de canal corto , la formación del canal no depende completamente de la compuerta, sino que ahora el drenador y la fuente también influyen en su formación. A medida que disminuye la longitud del canal, las regiones de agotamiento de la fuente y el drenador se acercan, lo que hace que la tensión umbral ( V _T ) dependa de la longitud del canal. Esto se denomina caída de V _T. V _T también se convierte en función de la tensión drenador-fuente V _DS . Al aumentar V _DS , las regiones de agotamiento aumentan de tamaño y una cantidad considerable de carga se agota debido a V _DS . La tensión de compuerta necesaria para formar el canal disminuye, por lo que V _T disminuye al aumentar V _DS . Este efecto se denomina reducción de la barrera inducida por el drenador (DIBL).

Para un funcionamiento analógico, una buena ganancia requiere una alta impedancia de salida del MOSFET; es decir, la corriente del MOSFET debe variar solo ligeramente con la tensión aplicada entre drenador y fuente. A medida que los dispositivos se miniaturizan, la influencia del drenador compite con mayor éxito con la de la puerta debido a la creciente proximidad de estos dos electrodos, lo que aumenta la sensibilidad de la corriente del MOSFET a la tensión del drenador. Para contrarrestar la consiguiente disminución de la resistencia de salida, los circuitos se vuelven más complejos, ya sea mediante la incorporación de más componentes, como los amplificadores en cascada o en configuración cascode , o mediante circuitos de retroalimentación con amplificadores operacionales , como el circuito que se muestra en la figura adyacente.

La transconductancia del MOSFET determina su ganancia y es proporcional a la movilidad de huecos o electrones (según el tipo de dispositivo), al menos para bajos voltajes de drenaje. A medida que se reduce el tamaño del MOSFET, aumentan los campos en el canal y los niveles de impurezas de dopantes. Ambos cambios reducen la movilidad de los portadores y, por lo tanto, la transconductancia. Si se reduce la longitud del canal sin una reducción proporcional del voltaje de drenaje, lo que eleva el campo eléctrico en el canal, se produce una saturación de la velocidad de los portadores, lo que limita la corriente y la transconductancia.

Tradicionalmente, el tiempo de conmutación era aproximadamente proporcional a la capacitancia de las compuertas. Sin embargo, a medida que los transistores se vuelven más pequeños y se colocan más transistores en el chip, la capacitancia de interconexión (la capacitancia de las conexiones de la capa metálica entre diferentes partes del chip) está llegando a representar un gran porcentaje de la capacitancia total. ^{[ 74 ] [ 75 ]} Las señales tienen que viajar a través de la interconexión, lo que conlleva un mayor retardo y un menor rendimiento.

La creciente densidad de MOSFETs en un circuito integrado genera problemas de calor localizado que pueden afectar su funcionamiento. A altas temperaturas, los circuitos operan más lentamente, con menor fiabilidad y una vida útil más corta. Actualmente, muchos circuitos integrados, incluidos los microprocesadores, requieren disipadores de calor y otros dispositivos y métodos de refrigeración. Los MOSFETs de potencia corren el riesgo de sufrir un sobrecalentamiento . A medida que su resistencia en estado activo aumenta con la temperatura, si la carga es aproximadamente de corriente constante, la pérdida de potencia aumenta proporcionalmente, generando aún más calor. Si el disipador no logra mantener la temperatura lo suficientemente baja, la temperatura de la unión puede aumentar de forma rápida e incontrolable, provocando la destrucción del dispositivo.

A medida que los MOSFET se vuelven más pequeños, la cantidad de átomos en el silicio que producen muchas de las propiedades del transistor disminuye, lo que resulta en un control más errático de la cantidad y ubicación de los dopantes. Durante la fabricación de chips, las variaciones aleatorias del proceso afectan todas las dimensiones del transistor: longitud, ancho, profundidad de la unión, espesor del óxido, etc. , y representan un porcentaje mayor del tamaño total del transistor a medida que este se reduce. Las características del transistor se vuelven menos predecibles, más estadísticas. La naturaleza aleatoria de la fabricación implica que no sabemos qué MOSFET específicos terminarán en una instancia particular del circuito. Esta incertidumbre obliga a un diseño menos óptimo, ya que el diseño debe funcionar para una gran variedad de posibles MOSFET componentes. Véase variación del proceso , diseño para la fabricabilidad , ingeniería de confiabilidad y control estadístico de procesos . ^{[ 76 ]}

Los circuitos integrados modernos se simulan por ordenador con el objetivo de obtener circuitos funcionales a partir del primer lote fabricado. A medida que los dispositivos se miniaturizan, la complejidad del procesamiento dificulta predecir con exactitud su aspecto final, y la modelización de los procesos físicos también se vuelve más compleja. Además, las variaciones microscópicas en la estructura, debidas simplemente a la naturaleza probabilística de los procesos atómicos, requieren predicciones estadísticas (no solo deterministas). Estos factores, en conjunto, dificultan la simulación adecuada y la fabricación correcta a la primera.

El MOSFET de doble puerta tiene una configuración de tetrodo , donde ambas puertas controlan la corriente en el dispositivo. Se usa comúnmente para dispositivos de pequeña señal en aplicaciones de radiofrecuencia, donde polarizar la puerta del lado del drenador a potencial constante reduce la pérdida de ganancia causada por el efecto Miller , reemplazando dos transistores separados en configuración de cascodo . Otros usos comunes en circuitos de RF incluyen el control de ganancia y la mezcla (conversión de frecuencia). La descripción del tetrodo , aunque precisa, no reproduce el tetrodo de tubo de vacío. Los tetrodos de tubo de vacío, que utilizan una rejilla de pantalla, exhiben una capacitancia de rejilla-placa mucho menor y una impedancia de salida y ganancias de voltaje mucho mayores que los tubos de vacío de triodo. Estas mejoras suelen ser de un orden de magnitud (10 veces) o considerablemente mayores. Los transistores de tetrodo (ya sean de unión bipolar o de efecto de campo) no exhiben mejoras de tan gran grado.

El FinFET es un dispositivo de silicio sobre aislante (SOI) de doble puerta , una de las diversas geometrías que se están introduciendo para mitigar los efectos de los canales cortos y reducir la disminución de la barrera inducida por el drenaje. La aleta se refiere al canal estrecho entre la fuente y el drenaje. Una fina capa de óxido aislante a cada lado de la aleta la separa de la puerta. Los FinFET SOI con una capa gruesa de óxido sobre la aleta se denominan de doble puerta , y aquellos con una capa delgada de óxido tanto en la parte superior como en los laterales se denominan FinFET de triple puerta . ^{[ 77 ] [ 78 ]}

Existen dispositivos MOSFET de modo de agotamiento , que se utilizan con menos frecuencia que los dispositivos estándar de modo de enriquecimiento ya descritos. Estos dispositivos MOSFET están dopados de tal manera que existe un canal incluso con voltaje cero entre la puerta y la fuente. Para controlar el canal, se aplica un voltaje negativo a la puerta (en el caso de un dispositivo de canal n), lo que agota el canal y reduce el flujo de corriente a través del dispositivo. En esencia, el dispositivo de modo de agotamiento es equivalente a un interruptor normalmente cerrado (encendido), mientras que el dispositivo de modo de enriquecimiento es equivalente a un interruptor normalmente abierto (apagado). ^{[ 79 ]}

Debido a su bajo nivel de ruido en la región de radiofrecuencia y a su mejor ganancia , estos dispositivos suelen preferirse a los bipolares en las etapas iniciales de radiofrecuencia, como por ejemplo en los televisores .

Las familias de MOSFET de modo de agotamiento incluyen el BF960 de Siemens y Telefunken , y el BF980 de Philips en la década de 1980 (que más tarde se convertiría en NXP Semiconductors ), cuyos derivados todavía se utilizan en los front-ends de AGC y mezcladores de RF .

El transistor de efecto de campo metal-aislante-semiconductor, ^{[ 80 ] [ 81 ] [ 82 ]} o MISFET , es un término más general que MOSFET y un sinónimo de transistor de efecto de campo de puerta aislada (IGFET). Todos los MOSFET son MISFET, pero no todos los MISFET son MOSFET.

En un MISFET, el aislante dieléctrico de puerta es un óxido de sustrato (típicamente dióxido de silicio ), mientras que en un MOSFET se utilizan otros materiales. El dieléctrico de puerta se encuentra directamente debajo del electrodo de puerta y encima del canal del MISFET. Históricamente, se utiliza el término metal para referirse al material de la puerta, aunque actualmente suele ser polisilicio altamente dopado u otro material no metálico .

Los tipos de aislantes pueden ser:

• Dióxido de silicio, en MOSFETs de silicio
• Aislantes orgánicos (por ejemplo, poliacetileno trans sin dopar ; cianoetil pululano , CEP ^{[ 83 ]} ), para FETs basados ​​en materiales orgánicos. ^{[ 82 ]}

Para dispositivos con igual capacidad de conducción de corriente, los MOSFET de canal n pueden fabricarse más pequeños que los MOSFET de canal p, debido a que los portadores de carga del canal p ( huecos ) tienen menor movilidad que los portadores de carga del canal n ( electrones ), y producir un solo tipo de MOSFET en un sustrato de silicio es más económico y técnicamente más sencillo. Estos fueron los principios que guiaron el diseño de la lógica nMOS , que utiliza exclusivamente MOSFET de canal n. Sin embargo, si se ignora la corriente de fuga , a diferencia de la lógica CMOS, la lógica nMOS consume energía incluso cuando no se produce ninguna conmutación. Con los avances tecnológicos, la lógica CMOS desplazó a la lógica nMOS a mediados de la década de 1980, convirtiéndose en el proceso preferido para los chips digitales.

Los MOSFET de potencia tienen una estructura diferente. ^{[ 84 ]} Al igual que la mayoría de los dispositivos de potencia, la estructura es vertical y no planar. Mediante una estructura vertical, el transistor puede soportar tanto un alto voltaje de bloqueo como una alta corriente. La tensión nominal del transistor depende del dopaje y del espesor de la capa epitaxial N (véase la sección transversal), mientras que la corriente nominal depende del ancho del canal (cuanto más ancho sea el canal, mayor será la corriente). En una estructura planar, tanto la corriente como la tensión de ruptura dependen de las dimensiones del canal (ancho y longitud del canal, respectivamente), lo que resulta en un uso ineficiente del espacio en el silicio. Con la estructura vertical, el área del componente es aproximadamente proporcional a la corriente que puede soportar, y el espesor del componente (en realidad, el espesor de la capa epitaxial N) es proporcional a la tensión de ruptura. ^{[ 85 ]}

Los MOSFET de potencia con estructura lateral se utilizan principalmente en amplificadores de audio de alta gama y sistemas de megafonía de alta potencia. Su ventaja radica en un mejor comportamiento en la región de saturación (que corresponde a la región lineal de un transistor bipolar) que los MOSFET verticales. Los MOSFET verticales están diseñados para aplicaciones de conmutación. ^{[ 86 ]}

Existen dos tipos: LDMOS (semiconductor de óxido metálico de doble difusión lateral) y VDMOS (semiconductor de óxido metálico de doble difusión vertical). La mayoría de los MOSFET de potencia se fabrican con esta tecnología.

Los circuitos electrónicos semiconductores de tamaño submicrométrico y nanométrico son de vital importancia para operar dentro de la tolerancia normal en entornos de radiación extrema, como el espacio exterior . Uno de los enfoques de diseño para crear un dispositivo resistente a la radiación (RHBD, por sus siglas en inglés) es el transistor de diseño cerrado (ELT, por sus siglas en inglés). Normalmente, la compuerta del MOSFET rodea el drenador, que se ubica en el centro del ELT. La fuente del MOSFET rodea la compuerta. Otro MOSFET RHBD se denomina compuerta en H. Ambos transistores presentan corrientes de fuga muy bajas en comparación con la radiación. Sin embargo, son de mayor tamaño y ocupan más espacio en el silicio que un MOSFET estándar. En los diseños STI (aislamiento de trinchera poco profunda) más antiguos, los impactos de radiación cerca de la región de óxido de silicio provocan la inversión del canal en las esquinas del MOSFET estándar debido a la acumulación de cargas atrapadas inducidas por la radiación. Si las cargas son lo suficientemente grandes, las cargas acumuladas afectan los bordes de la superficie STI a lo largo del canal cerca de la interfaz del canal (compuerta) del MOSFET estándar. Esto provoca una inversión del canal del dispositivo a lo largo de los bordes del canal, creando una ruta de fuga en estado apagado. Posteriormente, el dispositivo se enciende; este proceso degrada gravemente la fiabilidad de los circuitos. El ELT ofrece muchas ventajas, incluida una mejora de la fiabilidad al reducir la inversión de superficie no deseada en los bordes de la puerta que se produce en el MOSFET estándar. Dado que los bordes de la puerta están encerrados en el ELT, no hay borde de óxido de puerta (STI en la interfaz de la puerta), y por lo tanto la fuga en estado apagado del transistor se reduce mucho. Los circuitos microelectrónicos de baja potencia, incluidos los ordenadores, los dispositivos de comunicación y los sistemas de monitorización en transbordadores espaciales y satélites, son muy diferentes de los que se utilizan en la Tierra. Son circuitos tolerantes a la radiación (partículas atómicas de alta velocidad como protones y neutrones , disipación de energía magnética de erupciones solares en el espacio terrestre, rayos cósmicos energéticos como rayos X , rayos gamma , etc.). Estos componentes electrónicos especiales se diseñan aplicando diferentes técnicas utilizando MOSFET RHBD para garantizar viajes espaciales seguros y caminatas espaciales seguras para los astronautas.