Núcleo de propiedad intelectual de semiconductores

Los núcleos IP se suelen ofrecer como RTL sintetizable en un lenguaje de descripción de hardware como Verilog o VHDL . Estos son análogos a lenguajes de bajo nivel como C en el campo de la programación informática. Los núcleos IP entregados a los diseñadores de chips como RTL les permiten modificar los diseños a nivel funcional, aunque muchos proveedores de IP no ofrecen garantía ni soporte para diseños modificados.

Los núcleos IP también se ofrecen a veces como listas de conexiones genéricas a nivel de compuertas . La lista de conexiones es una representación en álgebra booleana de la función lógica del IP, implementada como compuertas genéricas o celdas estándar específicas del proceso . Un núcleo IP implementado como compuertas genéricas puede compilarse para cualquier tecnología de proceso. Una lista de conexiones a nivel de compuertas es análoga a un listado de código ensamblador en el campo de la programación informática. Una lista de conexiones proporciona al proveedor del núcleo IP una protección razonable contra la ingeniería inversa. Véase también Protección del diseño de la disposición de circuitos integrados .

Tanto los núcleos basados ​​en listas de conexiones como los núcleos sintetizables se denominan núcleos blandos, ya que ambos permiten un flujo de diseño de síntesis , colocación y enrutamiento ( SPR ).

Los núcleos duros (o macros duros) son núcleos IP analógicos o digitales cuya función no puede ser modificada significativamente por los diseñadores de chips. Generalmente se definen como una descripción física de bajo nivel específica de una tecnología de proceso particular. Los núcleos duros suelen ofrecer una mayor predictibilidad del rendimiento de temporización y del área del chip para su tecnología específica.

La lógica analógica y de señal mixta se distribuye generalmente como núcleos duros. Por lo tanto, la IP analógica ( SerDes , PLL , DAC , ADC , PHY , etc.) se proporciona a los fabricantes de chips en formato de diseño de transistores (como GDSII ). En ocasiones, los núcleos de IP digital también se ofrecen en formato de diseño.

Los diseños de transistores de bajo nivel deben cumplir con las reglas de diseño de proceso de la fundición de destino. Por lo tanto, los núcleos duros entregados para el proceso de una fundición no se pueden portar fácilmente a un proceso o fundición diferente. Los operadores de fundiciones comerciales (como IBM , Fujitsu , Samsung , TI , etc.) ofrecen diversas funciones IP de macros de hardware diseñadas para sus propios procesos de fundición, lo que ayuda a garantizar la dependencia del cliente .

Muchos de los núcleos IP más conocidos son diseños de microprocesadores flexibles . Sus conjuntos de instrucciones varían desde pequeños procesadores de 8 bits, como el 8051 y el PIC , hasta procesadores de 32 y 64 bits, como las arquitecturas ARM o RISC-V . Estos procesadores constituyen el "cerebro" de muchos sistemas embebidos . Suelen utilizar conjuntos de instrucciones RISC en lugar de CISC, como en el caso de x86 , debido a que requieren menos lógica. Por lo tanto, los diseños son más pequeños. Además, los líderes de x86, Intel y AMD, protegen celosamente la propiedad intelectual de sus diseños de procesadores y no utilizan este modelo de negocio para sus líneas de microprocesadores x86-64 .

Los núcleos IP también se licencian para diversos controladores periféricos, como PCI Express , SDRAM , Ethernet , LCD , audio AC'97 , IEEE 1394 , AGP y USB . Muchas de estas interfaces requieren núcleos IP tanto de lógica digital como analógica para controlar y recibir señales de alta velocidad, alto voltaje o alta impedancia fuera del chip.

Los núcleos IP de lógica digital "cableados" (a diferencia de los microprocesadores programables por software descritos anteriormente) también se licencian para funciones fijas como la decodificación de audio MP3 , GPU 3D , codificación/decodificación de vídeo digital y otras funciones DSP como FFT , DCT o codificación Viterbi .

Los desarrolladores y licenciatarios de núcleos de propiedad intelectual varían en tamaño, desde particulares hasta corporaciones multimillonarias. Tanto los desarrolladores como sus clientes fabricantes de chips se encuentran repartidos por todo el mundo.

La propiedad intelectual de silicio ( PIS , por sus siglas en inglés ) es un modelo de negocio para las empresas de semiconductores que otorga licencias de su tecnología a los clientes como propiedad intelectual . Una empresa con este modelo de negocio es una empresa de semiconductores sin fábrica propia , que no proporciona chips físicos a sus clientes, sino que simplemente facilita su desarrollo ofreciendo ciertos bloques funcionales. Por lo general, los clientes son empresas de semiconductores o desarrolladores de módulos con desarrollo interno de semiconductores. Una empresa que desee fabricar un dispositivo complejo puede obtener una licencia para utilizar bloques funcionales probados de otra empresa, como un microprocesador , en lugar de desarrollar su propio diseño, lo que requeriría tiempo y costes adicionales.

La industria de la propiedad intelectual de silicio ha experimentado un crecimiento estable durante muchos años. Las primeras empresas de propiedad intelectual de silicio, establecidas en las décadas de 1990 y 2000, incluyeron Virtual Chips, Sand Microelectronics (ambas adquiridas por Phoenix Technologies ), ^{[ 3 ] [ 4 ]} Integrated Intellectual Property (I2P) (adquirida por Lattice Semiconductor ) ^{[ 5 ]} e Ingot Systems (adquirida por Virage Logic ). ^{[ 6 ]} La propiedad intelectual de silicio desarrollada por estas empresas se centró en estándares como PCI , USB , IEEE 1394 (Firewire) , AGP y DDR3 . En los últimos tiempos, las empresas de propiedad intelectual de silicio más exitosas, a menudo denominadas " estrellas de la propiedad intelectual" , incluyen ARM Holdings y Synopsys . Gartner Group estimó el valor total de las ventas relacionadas con la propiedad intelectual de silicio en 1500 millones de dólares estadounidenses en 2005, con un crecimiento anual previsto de alrededor del 30%. ^{[ 7 ]}

Desde aproximadamente el año 2000, OpenCores.org ha ofrecido varios núcleos blandos, escritos principalmente en VHDL y Verilog . Todos estos núcleos se proporcionan bajo licencias de software libre y de código abierto, como la Licencia Pública General de GNU o licencias tipo BSD . ^{[ 10 ]} Desde 2010, iniciativas como RISC-V han provocado una expansión masiva en el número de núcleos IP disponibles (casi 50 en 2019 ^{[ 11 ]} ). Esto ha contribuido a aumentar la colaboración en el desarrollo de diseños seguros y eficientes. ^{[ 12 ]}