Pentium (original)

El nombre "Pentium" deriva originalmente de la palabra griega pente ( πέντε ), que significa "cinco", en referencia a la convención de nomenclatura numérica anterior de los procesadores 80x86 de Intel (8086–80486), con la terminación latina -ium , ya que de lo contrario el procesador se habría llamado 80586 utilizando esa convención.

La microarquitectura P5 aporta varios avances importantes con respecto a la arquitectura i486 anterior.

• Actuación :
  • Arquitectura superscalar : el Pentium tiene dos rutas de datos (pipelines) que le permiten completar dos instrucciones por ciclo de reloj en muchos casos. El pipe principal (U) puede manejar cualquier instrucción, mientras que el otro (V) puede manejar las instrucciones simples más comunes. La primera instrucción va al pipe U, luego la siguiente instrucción va al pipe V. Ambos pipes contienen su propia ALU , circuitos de generación de direcciones e interfaz a la caché de datos. ^{[ 36 ]} Algunos defensores de las computadoras con conjunto de instrucciones reducido (RISC) habían argumentado que el conjunto de instrucciones "complicado" x86 probablemente nunca sería implementado por una microarquitectura con pipeline ajustado , y mucho menos por un diseño de doble pipe. El 486 y el Pentium demostraron que esto era posible y factible.
  • El bus de datos externo en modo ráfaga de 64 bits duplica la cantidad de información que se puede leer o escribir en cada acceso a la memoria y, por lo tanto, permite que el Pentium cargue su caché de código más rápido que el 80486; también permite un acceso y almacenamiento más rápidos de datos FPU x87 de 64 y 80 bits . Internamente, esta CPU procesa los datos a 32 bits de ancho. Los datos externos a la memoria tienen un ancho de 64 bits, lo que duplica la cantidad de datos que se transfieren en un ciclo de bus. Incluye varios tipos de ciclos de bus, incluido el modo ráfaga que carga porciones de datos de 256 bits en su caché de datos en un ciclo de bus. Este ancho de datos puede transferir datos hasta 528 Mbytes por segundo desde y hacia la memoria. Esta tasa se ha triplicado con respecto a su tasa de transferencia máxima de la CPU Intel486 DX de 50 MHz. ^{[ 37 ]}
  • La separación de código y datos en ambas cachés en chip de 8 Kbytes ^{[ 38 ]} reduce los conflictos de búsqueda y lectura/escritura de operandos en comparación con el 486. Un conjunto es para la instrucción y el otro conjunto es para los datos. ^{[ 39 ]} Para reducir el tiempo de acceso y el costo de implementación, ambas son asociativas de 2 vías , en lugar de la única caché de 4 vías del 486. Se utilizan pares de líneas de caché de 32 bytes para hacer coincidir el ancho de 64 bits con una longitud de ráfaga de cuatro bloques. Esta gestión de caché se ajusta al protocolo de consistencia de caché MESI . ^{[ 40 ]} Una mejora relacionada en el Pentium es la capacidad de leer un bloque contiguo de la caché de código incluso cuando está dividido entre dos líneas de caché (al menos 17 bytes en el peor de los casos).
  • Unidad de punto flotante mucho más rápida . Este componente incorpora una tubería de ocho etapas que ejecuta al menos una operación de punto flotante en cada ciclo de reloj. Las primeras cuatro etapas de esta tubería utilizan la parte entera, y las últimas cuatro etapas son una ejecución de punto flotante de dos etapas, redondeo y escritura del resultado en el archivo de registros y la notificación de errores. Esta unidad también tiene nuevos algoritmos que aumentan la velocidad de estas operaciones comunes en un factor de tres veces en comparación con la CPU predecesora. ^{[ 41 ]} Algunas instrucciones mostraron una mejora enorme, sobre todo FMUL, con un rendimiento hasta 15 veces mayor que en la FPU 80486. El Pentium también es capaz de ejecutar una instrucción FXCH ST(x) en paralelo con una instrucción FPU ordinaria (aritmética o de carga/almacenamiento).
  • Los sumadores de direcciones de cuatro entradas permiten al Pentium reducir aún más la latencia de cálculo de direcciones en comparación con el 80486. El Pentium puede calcular modos de direccionamiento completos con base de segmento + registro base + registro escalado + desplazamiento inmediato en un solo ciclo; el 486 solo tiene un sumador de direcciones de tres entradas y, por lo tanto, debe dividir dichos cálculos entre dos ciclos.
  • El microcódigo puede emplear ambas tuberías para permitir que las instrucciones de repetición automática, como REP MOVSW, realicen una iteración por ciclo de reloj, mientras que el 80486 necesitaba tres ciclos de reloj por iteración (y los primeros chips x86 significativamente más que el 486). Además, la optimización del acceso a las primeras palabras del microcódigo durante las etapas de decodificación ayuda a que varias instrucciones frecuentes se ejecuten significativamente más rápido, especialmente en sus formas más comunes y en casos típicos. Algunos ejemplos son (486→Pentium, en ciclos de reloj): CALL (3→1), RET (5→2), desplazamientos/rotaciones (2–3→1).
  • Un multiplicador más rápido y totalmente basado en hardware hace que instrucciones como MUL e IMUL sean varias veces más rápidas (y más predecibles) que en el 80486; el tiempo de ejecución se reduce de 13 a 42 ciclos de reloj a 10-11 para operandos de 32 bits.
  • Interrupción virtualizada para acelerar el modo virtual 8086 .
  • Predicción dinámica de bifurcaciones mediante el método del búfer de destino de bifurcación que contiene un pequeño bloque de caché. El método de evaluación comparativa de la criba de Eratóstenes requiere seis ciclos de reloj para ejecutarse en la CPU Intel486, mientras que en esta CPU solo requiere dos ciclos de reloj. ^{[ 42 ]}
• Otras características :
  • Se han mejorado las funciones de depuración con la introducción del puerto de depuración basado en procesador (véase Depuración del procesador Pentium en el Manual del desarrollador, vol. 1).
  • Funciones de autodiagnóstico mejoradas, como la comprobación de paridad de la caché L1 (véase Estructura de caché en el Manual del desarrollador, vol. 1). Otras funciones integradas incluyen una arquitectura de acceso compatible con IEEE 1149.1 para probar la conectividad externa a la CPU y un modo de sondeo para acceder al registro visible del software y al estado del procesador. ^{[ 43 ]}
  • New instructions: CPUID, CMPXCHG8B, RDTSC, RDMSR, WRMSR, RSM.
  • Se eliminaron los registros de prueba TR0–TR7 y las instrucciones MOV para acceder a ellos.
• El procesador Pentium MMX posterior también incorporó el conjunto de instrucciones MMX , una extensión del conjunto de instrucciones SIMD ( Single Instruction, Multiple Data ) para enteros básicos, comercializada para su uso en aplicaciones multimedia . MMX no podía utilizarse simultáneamente con las instrucciones de la FPU x87 debido a la reutilización de los registros (para permitir cambios de contexto rápidos). Otras mejoras importantes fueron la duplicación del tamaño de las cachés de instrucciones y datos, así como algunos cambios microarquitectónicos para un mejor rendimiento.

El Pentium fue diseñado para ejecutar más de 100  millones de instrucciones por segundo (MIPS), ^{[ 44 ]} y el  modelo de 75 MHz pudo alcanzar 126,5 MIPS en ciertos benchmarks. ^{[ 45 ]} La arquitectura Pentium generalmente ofrecía un rendimiento ligeramente inferior al doble del de un procesador 486 por ciclo de reloj en benchmarks comunes. Las partes 80486 más rápidas (con una microarquitectura ligeramente mejorada y  operación a 100 MHz) eran casi tan potentes como los Pentium de primera generación, y el AMD Am5x86 , que a pesar de su nombre es en realidad una CPU de clase 486, era aproximadamente igual al Pentium 75 en cuanto a rendimiento puro de ALU.

Las primeras versiones de  los procesadores Pentium P5 de 60 a 66 MHz presentaban un problema en la unidad de coma flotante que generaba resultados incorrectos (aunque predecibles) en algunas operaciones de división. Este fallo, descubierto en 1994 por el profesor Thomas Nicely del Lynchburg College de Virginia, se conoció popularmente como el error FDIV del Pentium y causó un gran inconveniente a Intel, que creó un programa de intercambio para reemplazar los procesadores defectuosos.

En 1997, se descubrió otro error que permitía a un programa malicioso bloquear un sistema sin privilegios especiales: el " error F00F ". Todos los procesadores de la serie P5 se vieron afectados y nunca se publicaron correcciones. Sin embargo, los sistemas operativos contemporáneos se actualizaron con soluciones alternativas para evitar los bloqueos.

El primer núcleo de microprocesador Pentium fue denominado "P5". Su código de producto era 80501 (80500 para las primeras revisiones Q0399). Existían dos versiones, especificadas para operar a 60  MHz y 66  MHz respectivamente, utilizando Socket 4. Esta primera implementación del Pentium se lanzó utilizando un factor de forma PGA de 273 pines y funcionaba con una fuente de alimentación de 5 V (derivada de los requisitos habituales de compatibilidad de lógica transistor-transistor (TTL)). Contenía 3,1 millones de transistores y medía 16,7  mm x 17,6  mm para un área de 293,92  mm² ^{. [ 46 ]} Fue fabricado en un proceso BiCMOS (semiconductor complementario de óxido metálico bipolar de tres capas ) de 800  nm . ^{[ 47 ] [ 48 ]} El diseño de 5 voltios resultó en un consumo de energía relativamente alto para su frecuencia de operación en comparación con los modelos inmediatamente posteriores.

Al P5 le siguió el P54C (80502) en 1994, con versiones especificadas para operar a 75, 90 o 100  MHz utilizando una fuente de alimentación de 3,3 voltios. Marcando el cambio al Socket 5 , este fue el primer procesador Pentium en operar a 3,3 voltios, reduciendo el consumo de energía, pero requiriendo regulación de voltaje en las placas base. Al igual que con los procesadores 486 de mayor frecuencia, a partir de entonces se empleó un multiplicador de reloj interno para permitir que los circuitos internos funcionaran a una frecuencia mayor que los buses de direcciones y datos externos, ya que es más complicado y engorroso aumentar la frecuencia externa debido a limitaciones físicas. También permitía el multiprocesamiento bidireccional e integraba un APIC local y nuevas funciones de administración de energía. Se fabricó en un proceso BiCMOS que se ha descrito como de 500  nm y 600 nm debido a diferentes definiciones. ^{[ 49 ]}

Al P54C le siguió el P54CQS a principios de 1995, que operaba a 120  MHz. Fue fabricado con un proceso BiCMOS de 350  nm y fue el primer microprocesador comercial fabricado con este  proceso. ^{[ 49 ]} Su número de transistores es idéntico al del P54C y, a pesar del proceso más reciente, también tenía la misma área de chip. El chip se conectaba al encapsulado mediante unión por hilo , que solo permite conexiones a lo largo de los bordes del chip. Un chip más pequeño habría requerido un rediseño del encapsulado, ya que existe un límite en la longitud de los cables y los bordes del chip estarían más alejados de las almohadillas del encapsulado. La solución fue mantener el tamaño del chip, conservar el anillo de almohadillas existente y solo reducir el tamaño del circuito lógico del Pentium para permitirle alcanzar frecuencias de reloj más altas. ^{[ 49 ]}

Al P54CQS le siguió rápidamente el P54CS, que operaba a 133, 150, 166 y 200  MHz e introdujo el Socket 7. Contenía 3,3 millones de transistores, medía 90  mm² y se fabricó mediante un proceso BiCMOS de 350 ^nm  con cuatro niveles de interconexión.

Los procesadores Pentium OverDrive P24T para sistemas 486 se lanzaron en 1995. Estos procesadores se basaban en versiones de 3,3  V y 600 nm con una frecuencia de reloj de 63 u 83 MHz. Dado que utilizaban el zócalo 2/3 , fue necesario realizar algunas modificaciones para compensar el bus de datos de 32 bits y la menor velocidad de la caché L2 integrada de las placas base 486. Por lo tanto , se equiparon con una caché L1 de 32 KB (el doble que la de las CPU Pentium anteriores al P55C).   

El P55C (o 80503) fue desarrollado por el Centro de Investigación y Desarrollo de Intel en Haifa, Israel . Se comercializó como Pentium con tecnología MMX (generalmente llamado simplemente Pentium MMX ); aunque se basaba en el núcleo P5, incorporaba un nuevo conjunto de 57 instrucciones "MMX" destinadas a mejorar el rendimiento en tareas multimedia, como la codificación y decodificación de datos multimedia digitales. La línea Pentium MMX se presentó el 22 de octubre de 1996 y se lanzó en enero de 1997. ^{[ 50 ]}

Las nuevas instrucciones funcionaban con nuevos tipos de datos: vectores empaquetados de 64 bits, ya sea de ocho enteros de 8 bits, cuatro enteros de 16 bits, dos enteros de 32 bits o un entero de 64 bits. Así, por ejemplo, la instrucción PADDUSB (Packed ADD Unsigned Saturated Byte) suma dos vectores, cada uno con ocho enteros sin signo de 8 bits, elemento a elemento; cada suma que provocaría un desbordamiento satura el vector , dando como resultado 255, el valor máximo sin signo que se puede representar en un byte. Estas instrucciones, bastante especializadas, generalmente requieren una codificación especial por parte del programador para su uso.

Otros cambios en el núcleo incluyen una tubería de 6 etapas (frente a 5 en P5) con una pila de retorno (implementada por primera vez en Cyrix 6x86) y mejor paralelismo, un decodificador de instrucciones mejorado, caché de datos L1 de 16 KB + caché de instrucciones L1 de 16 KB con asociatividad de 4 vías (frente a 8 KB de datos/instrucción L1 con 2 vías en P5), 4 búferes de escritura que ahora pueden ser utilizados por cualquiera de las tuberías (frente a uno correspondiente a cada tubería en P5) y un predictor de bifurcación mejorado tomado del Pentium Pro, ^{[ 51 ] [ 52 ]} con un búfer de 512 entradas (frente a 256 en P5). ^{[ 53 ]}

Contenía 4,5 millones de transistores y tenía un área de 140  mm² . Fue fabricado en un proceso CMOS de 280 ^nm  con los mismos pasos de metal que el  proceso BiCMOS anterior de 350 nm, por lo que Intel lo describió como "350  nm" debido a su densidad de transistores similar. ^{[ 54 ]} El proceso tiene cuatro niveles de interconexión. ^{[ 54 ]}

Si bien el P55C seguía siendo compatible con Socket 7 , los requisitos de voltaje para alimentar el chip difieren de las especificaciones estándar de Socket 7. La mayoría de las placas base fabricadas para Socket 7 antes del establecimiento del estándar P55C no cumplen con el doble voltaje necesario para el correcto funcionamiento de esta CPU (voltaje del núcleo de 2,8 voltios y voltaje de entrada/salida (E/S) de 3,3 voltios). Intel solucionó el problema con los kits de actualización OverDrive, que incluían un interposer con su propia regulación de voltaje.

Los procesadores Pentium MMX para portátiles utilizaban un módulo móvil que alojaba la CPU. Este módulo era una placa de circuito impreso (PCB) con la CPU integrada directamente en un formato más compacto. El módulo se acoplaba a la placa base del portátil y, por lo general, se instalaba un disipador de calor que hacía contacto con el módulo. Sin embargo, en el caso del Tillamook Mobile Pentium MMX de 250  nm (que recibe su nombre de una ciudad de Oregón ), el módulo también albergaba el chipset 430TX junto con la memoria caché SRAM estática de 512 KB del sistema.

• AMD K5 , AMD K6
• Cyrix 6x86
• WinChip C6
• NexGen Nx586
• Elevar mP6

• Pentium (P5)
• Pentium (P54)
• Pentium MMX (P55C)
• Procesador móvil Pentium MMX (P55C)
• Pentium MMX móvil (Tillamook)

Estos manuales oficiales ofrecen una descripción general del procesador Pentium y sus características:

• Manual del desarrollador de la familia de procesadores Pentium Procesador Pentium (Volumen 1) (Número de pedido de Intel 241428)
• Manual del desarrollador de la familia de procesadores Pentium, volumen 2: Referencia del conjunto de instrucciones (número de pedido de Intel 243191)
• Manual del desarrollador de la familia de procesadores Pentium, volumen 3: Manual de arquitectura y programación.(Número de pedido de Intel: 241430)