Hispanopedia WikiEl empaquetado en paquete ( PoP ) es un método de empaquetado de circuitos integrados que combina verticalmente paquetes BGA ( Ball Grid Array ) para lógica discreta y memoria . Dos o más paquetes se instalan uno encima del otro, es decir, se apilan, con una interfaz estándar para enrutar las señales entre ellos. El PoP permite una mayor densidad de componentes en dispositivos como teléfonos móviles , asistentes digitales personales (PDA) y cámaras digitales , aunque a costa de una mayor altura. Las pilas con más de dos paquetes son poco comunes debido a consideraciones de disipación de calor.
Configuración
Existen dos configuraciones ampliamente utilizadas para PoP:
- Apilamiento de memoria pura: dos o más paquetes que solo contienen memoria se apilan uno encima del otro.
- Apilamiento mixto de lógica y memoria: el paquete de lógica (CPU) se ubica en la parte inferior y el paquete de memoria en la parte superior. Por ejemplo, en la parte inferior podría encontrarse un sistema en un chip (SoC) para un teléfono móvil . El paquete de lógica se ubica en la parte inferior porque requiere muchas más conexiones BGA a la placa base.
Durante el ensamblaje de la PCB , el paquete inferior de una pila PoP se coloca directamente sobre la PCB, y los demás paquetes de la pila se apilan encima. Los paquetes de una pila PoP se unen entre sí (y a la PCB) durante la soldadura por reflujo .
El empaquetado PoP puede ser realizado por el fabricante del chip (como Samsung o TSMC ) o por el OEM (como Xiaomi ).
Beneficios
La técnica de empaquetado sobre empaquetado intenta combinar las ventajas del empaquetado tradicional con las ventajas de las técnicas de apilamiento de troqueles , evitando al mismo tiempo sus inconvenientes.
El empaquetado tradicional coloca cada chip en su propio encapsulado, diseñado para las técnicas de ensamblaje de PCB convencionales, que colocan cada encapsulado directamente sobre la placa, uno al lado del otro. La tecnología de apilamiento de chips en 3D (SiP) apila varios chips en un solo encapsulado, lo que presenta varias ventajas y algunas desventajas en comparación con el ensamblaje de PCB tradicional.
En las técnicas PoP integradas, los chips se incrustan en un sustrato en la parte inferior del paquete. Esta tecnología PoP permite paquetes más pequeños con conexiones eléctricas más cortas y cuenta con el respaldo de empresas como Advanced Semiconductor Engineering (ASE). [ 1 ]
Ventajas sobre el empaquetado tradicional de chips aislados
La ventaja más evidente es el ahorro de espacio en la placa base. PoP utiliza mucha menos superficie de PCB, casi tanta como los paquetes de chips apilados.
Desde el punto de vista eléctrico, PoP ofrece ventajas al minimizar la longitud de las pistas entre diferentes componentes que interactúan entre sí, como un controlador y la memoria. Esto se traduce en un mejor rendimiento eléctrico de los dispositivos, ya que un enrutamiento más corto de las interconexiones entre circuitos permite una propagación de la señal más rápida y reduce el ruido y la diafonía.
Ventajas sobre el apilamiento de chips
Existen varias diferencias clave entre los productos con chips apilados y los productos con encapsulados apilados.
La principal ventaja financiera del encapsulado sobre encapsulado (PoP) es que el dispositivo de memoria se desacopla del dispositivo lógico. Por lo tanto, esto le confiere al PoP las mismas ventajas que el encapsulado tradicional tiene sobre los productos de chips apilados:
- El paquete de memoria se puede probar por separado del paquete lógico.
- En el ensamblaje final solo se utilizan encapsulados en buen estado (si la memoria está defectuosa, solo se descarta la memoria, y así sucesivamente). Compárese esto con los encapsulados de chips apilados, donde todo el conjunto es inservible y se rechaza si la memoria o la lógica están defectuosas.
- El usuario final (como los fabricantes de teléfonos móviles o cámaras digitales ) controla la logística. Esto significa que se puede usar memoria de diferentes proveedores en distintos momentos sin modificar la lógica. La memoria se convierte en un producto básico que se adquiere del proveedor más económico. Esta característica también supone una ventaja frente a la tecnología PiP (paquete dentro de paquete), que requiere que se diseñe un dispositivo de memoria específico y se adquiera antes del usuario final.
- Se puede utilizar cualquier paquete superior que se acople mecánicamente. Para un teléfono de gama baja, se puede utilizar una configuración de memoria menor en el paquete superior. Para un teléfono de gama alta, se podría utilizar más memoria con el mismo paquete inferior. [ 2 ] Esto simplifica el control de inventario por parte del OEM. Para un paquete de chips apilados o incluso PiP (paquete dentro de paquete), la configuración exacta de la memoria debe conocerse con semanas o meses de antelación.
- Dado que la memoria solo se incorpora durante el ensamblaje final, los proveedores de lógica no tienen por qué adquirirla. En el caso de un dispositivo con chips apilados, el proveedor de lógica debe comprar obleas de memoria a un proveedor de memoria.
Estandarización JEDEC
- El comité JEDEC JC-11 se ocupa de las normas de dibujo del contorno del encapsulado relacionadas con el encapsulado PoP inferior. Véanse los documentos MO-266A y la publicación JEDEC 95, Guía de diseño 4.22.
- El comité JEDEC JC-63 se ocupa de la estandarización de la asignación de pines del paquete PoP superior (memoria). Véase la norma JEDEC n.º 21-C, página 3.12.2 – 1
Otros nombres
El paquete sobre otro paquete también se conoce con otros nombres:
- PoP: se refiere a los paquetes superior e inferior combinados
- PoPt: se refiere al paquete superior
- PoPb: se refiere al paquete inferior
- PSvfBGA : se refiere al paquete inferior : Paquete apilable Muy delgado Paso fino Matriz de rejilla de bolas [ 3 ]
- PSfcCSP : se refiere al paquete inferior : Paquete apilable Flip Chip Chip Scale Package
Historia
En 2001, un equipo de investigación de Toshiba , integrado por T. Imoto, M. Matsui y C. Takubo, desarrolló un proceso de unión de obleas "System Block Module" para la fabricación de paquetes de circuitos integrados 3D (3D IC). [ 4 ] [ 5 ] El primer uso comercial conocido de un chip 3D package-on-package fue en la consola portátil PlayStation Portable (PSP) de Sony , lanzada en 2004. El hardware de la PSP incluye memoria eDRAM ( DRAM integrada ) fabricada por Toshiba en un chip 3D con dos chips apilados verticalmente. [ 6 ] Toshiba lo denominó "DRAM semi-integrada" en ese momento, antes de llamarlo posteriormente una solución "chip-on-chip" (CoC) apilada. [ 6 ] [ 7 ]
En abril de 2007, Toshiba comercializó un paquete de chips 3D de ocho capas, el chip de memoria flash NAND integrado THGAM de 16 GB , que se fabricaba con ocho chips flash NAND apilados de 2 GB. [ 8 ] Ese mismo mes, Steven M. Pope y Ruben C. Zeta de Maxim Integrated presentaron la patente estadounidense 7,923,830 ("Módulo seguro de paquete sobre paquete con malla antimanipulación en el sustrato del paquete superior") . [ 9 ] En septiembre de 2007, Hynix Semiconductor presentó la tecnología de empaquetado 3D de 24 capas, con un chip de memoria flash de 16 GB que se fabricaba con 24 chips flash NAND apilados mediante un proceso de unión de obleas. [ 10 ]
Referencias
- ↑ LaPedus, Mark (19 de junio de 2014). "El mercado de empaques móviles se calienta" . Ingeniería de semiconductores . Recuperado el 28 de abril de 2016 .
- ↑ Thomas, Glen. "Flujo de paquete sobre paquete" . Indium Corporation . Consultado el 30 de julio de 2015 .
- ↑ Amkor Technology. "Package on Package (PoP | PSfvBGA | PSfcCSP | TMV® PoP)" . Consultado el 30 de julio de 2015 .
- ↑ Garrou, Philip (6 de agosto de 2008). «Introducción a la integración 3D». Manual de integración 3D: Tecnología y aplicaciones de circuitos integrados 3D (PDF) . Wiley-VCH . pág. 4. doi : 10.1002/9783527623051.ch1 . ISBN 9783527623051.
- ^ Imoto, T.; Matsui, M.; Takubo, C.; Akejima, S.; Kariya, T.; Nishikawa, T.; Enomoto, R. (2001). "Desarrollo de un paquete de módulos tridimensionales, "Módulo de bloques del sistema"" . Conferencia sobre Componentes y Tecnología Electrónica (51). Instituto de Ingenieros Eléctricos y Electrónicos : 552– 7.
- 1 2 James, Dick (2014). "Circuitos integrados 3D en el mundo real" . 25.ª Conferencia Anual de Fabricación Avanzada de Semiconductores de SEMI (ASMC 2014) . págs. 113–119 . doi : 10.1109/ASMC.2014.6846988 . ISBN 978-1-4799-3944-2. S2CID 42565898 .
- ↑ "Sistema en paquete (SiP)" . Toshiba . Archivado del original el 3 de abril de 2010. Consultado el 3 de abril de 2010 .
- ↑ "TOSHIBA COMERCIALIZA LA MEMORIA FLASH NAND INTEGRADA DE MAYOR CAPACIDAD DE LA INDUSTRIA PARA PRODUCTOS MÓVILES DE CONSUMO" . Toshiba . 17 de abril de 2007. Archivado del original el 23 de noviembre de 2010. Consultado el 23 de noviembre de 2010 .
- ↑ "Patente de Estados Unidos US 7,923,830 B2" (PDF) . 12 de abril de 2011. Consultado el 30 de julio de 2015 .
- ↑ "Hynix sorprende a la industria de chips NAND" . Korea Times . 5 de septiembre de 2007. Consultado el 8 de julio de 2019 .
Lecturas adicionales
- Las innovaciones impulsan la tecnología Package on Package hacia nuevos mercados, Flynn Carson, Semiconductor International, abril de 2010.
- Componentes prácticos: Muestras y placas de prueba (conexiones en cadena)
- La historia detrás de este éxito de la industria (Semiconductor International, 1 de junio de 2007)
- La función de "paquete dentro del paquete" es una aplicación revolucionaria para teléfonos móviles (Artículo de EETimes, julio de 2008).
- "POP" marca el futuro (Revista Assembly, 30 de septiembre de 2008)
- Paquete sobre paquete: Tecnologías PoP superior e inferior
- Desgaste por soldadura (Revista Circuits Assembly, diciembre de 2010)
- La BeagleBoard utiliza un procesador PoP
- Aplicación estrella para teléfonos móviles EETimes 2008-10-20
- TMV: Una tecnología "habilitante" para los requisitos PoP de próxima generación Semicon International 2008-11-04
- Soldando con bolas de soldadura (Revista Circuits Assembly, octubre de 2010)
- ¡No ahogues la pieza! (Revista Circuits Assembly, agosto de 2010)
- POP (Package On Package): Una perspectiva de EMS sobre el ensamblaje, la reelaboración y la confiabilidad 12/02/2009
- Hamid Eslampour et al. Comparación de configuraciones avanzadas de paquetes PoP , Actas de la Conferencia de Componentes y Tecnología Electrónica (ECTC) de 2010
- Libro electrónico sobre inspección y control de calidad del ensamblaje de paquetes , Bob Willis
- Fabricación de dispositivos semiconductores
- portadores de chips
- Embalaje (microfabricación)