lógica NMOS

La lógica NMOS o nMOS (de metal-óxido-semiconductor de tipo N) utiliza MOSFET de tipo n (-) ( transistores de efecto de campo de metal-óxido-semiconductor ) para implementar puertas lógicas y otros circuitos digitales . ^{[ 1 ] [ 2 ]}

Los transistores NMOS funcionan creando una capa de inversión en el cuerpo de un transistor de tipo p . Esta capa de inversión, denominada canal n, permite el paso de electrones entre los terminales de fuente y drenaje de tipo n . El canal n se crea aplicando voltaje al tercer terminal, denominado compuerta . Al igual que otros MOSFET, los transistores nMOS presentan cuatro modos de operación: corte (o subumbral), triodo, saturación (a veces denominada activa) y saturación de velocidad.

La lógica AND por defecto de los componentes NMOS puede producir fallos inusuales o comportamientos erráticos, como los "códigos de operación ilegales" del 6502 , que no existen en los 6502 CMOS. En algunos casos, como el del chip VIC-II de Commodore , los programadores explotaron ampliamente los fallos presentes en la lógica del chip para crear efectos gráficos.

Durante muchos años, los circuitos NMOS fueron mucho más rápidos que los circuitos PMOS y CMOS comparables , que debían usar transistores de canal p mucho más lentos. También era más fácil fabricar NMOS que CMOS, ya que este último requiere implementar transistores de canal p en pozos n especiales sobre el sustrato p, que no son propensos a sufrir daños por conflictos de bus y son menos vulnerables a daños por descargas electrostáticas. El principal inconveniente de NMOS (y de la mayoría de las demás familias lógicas ) es que debe fluir una corriente continua a través de una puerta lógica incluso cuando la salida está en estado estacionario (bajo en el caso de NMOS). Esto significa disipación de potencia estática , es decir, consumo de energía incluso cuando el circuito no está conmutando, lo que conlleva un alto consumo de energía.

Otra desventaja de los circuitos NMOS es su disipación térmica. Debido a la necesidad de mantener una corriente constante en el circuito para conservar el estado de los transistores, los circuitos NMOS pueden generar una cantidad considerable de calor durante su funcionamiento, lo que puede reducir la fiabilidad del dispositivo. Esto fue especialmente problemático con los primeros nodos de proceso de puerta grande en la década de 1970. Los circuitos CMOS, en cambio, prácticamente no generan calor a menos que el número de transistores se aproxime a un millón.

Los componentes CMOS eran relativamente poco comunes entre los años 70 y principios de los 80, y generalmente se indicaban con una "C" en el número de pieza. A lo largo de los años 80, tanto los componentes NMOS como los CMOS se utilizaron ampliamente, y la tecnología CMOS se generalizó a medida que avanzaba la década. Se prefería NMOS para componentes que realizaban procesamiento activo, como las CPU o los procesadores gráficos, debido a su mayor velocidad y menor coste de fabricación, ya que estos eran caros en comparación con un componente pasivo como un chip de memoria. Algunos chips, como el Motorola 68030, eran híbridos con secciones NMOS y CMOS. La tecnología CMOS se ha vuelto prácticamente universal en los circuitos integrados desde la década de 1990.

Además, al igual que en la lógica diodo-transistor , la lógica transistor-transistor , la lógica acoplada por emisor, etc., los niveles lógicos de entrada asimétricos hacen que los circuitos NMOS y PMOS sean más susceptibles al ruido que los CMOS. Estas desventajas explican por qué la lógica CMOS ha reemplazado a la mayoría de estos tipos en la mayoría de los circuitos digitales de alta velocidad, como los microprocesadores, a pesar de que originalmente era muy lenta en comparación con las puertas lógicas construidas con transistores bipolares .

MOS significa metal-óxido-semiconductor , lo que refleja la forma en que se construían originalmente los transistores MOS, principalmente antes de la década de 1970, con compuertas de metal, generalmente aluminio. Sin embargo, desde alrededor de 1970, la mayoría de los circuitos MOS han utilizado compuertas autoalineadas hechas de silicio policristalino , una tecnología desarrollada por primera vez por Federico Faggin en Fairchild Semiconductor . Estas compuertas de silicio todavía se utilizan en la mayoría de los tipos de circuitos integrados basados ​​en MOSFET , aunque las compuertas metálicas ( Al o Cu ) comenzaron a reaparecer a principios de la década de 2000 para ciertos tipos de circuitos de alta velocidad, como los microprocesadores de alto rendimiento.

Los MOSFET son transistores de modo de enriquecimiento de tipo n , dispuestos en una denominada "red de polarización descendente" (PDN) entre la salida de la puerta lógica y la tensión de alimentación negativa (normalmente la tierra). Una resistencia de polarización ascendente (es decir, una "carga" que puede considerarse como una resistencia, véase más adelante) se coloca entre la tensión de alimentación positiva y la salida de cada puerta lógica. Cualquier puerta lógica , incluido el inversor lógico , puede implementarse diseñando una red de circuitos en paralelo y/o en serie, de modo que si la salida deseada para una determinada combinación de valores de entrada booleanos es cero (o falso ), la PDN estará activa, lo que significa que al menos un transistor permite el paso de corriente entre la alimentación negativa y la salida. Esto provoca una caída de tensión en la carga y, por lo tanto, una tensión baja en la salida, que representa el cero.

Como ejemplo, aquí tenemos una puerta NOR implementada en un esquema NMOS. Si la entrada A o la entrada B está en estado alto (lógica 1, = Verdadero), el transistor MOS correspondiente actúa como una resistencia muy baja entre la salida y la fuente de alimentación negativa, lo que obliga a que la salida esté en estado bajo (lógica 0, = Falso). Cuando tanto A como B están en estado alto, ambos transistores son conductores, creando una ruta de resistencia aún menor a tierra. El único caso en el que la salida está en estado alto es cuando ambos transistores están apagados, lo que ocurre únicamente cuando tanto A como B están en estado bajo, satisfaciendo así la tabla de verdad de una puerta NOR:

Un MOSFET puede funcionar como una resistencia, por lo que todo el circuito puede construirse solo con MOSFETs de canal N. Los circuitos NMOS son lentos para la transición de bajo a alto. Al pasar de alto a bajo, los transistores proporcionan una baja resistencia, y la carga capacitiva en la salida se descarga muy rápidamente (similar a la descarga de un condensador a través de una resistencia muy baja). Pero la resistencia entre la salida y el riel de alimentación positivo es mucho mayor, por lo que la transición de bajo a alto tarda más (similar a la carga de un condensador a través de una resistencia de alto valor). Usar una resistencia de menor valor acelerará el proceso, pero también aumentará la disipación de potencia estática. Sin embargo, una mejor (y la más común) manera de hacer que las compuertas sean más rápidas es usar transistores de modo de agotamiento en lugar de transistores de modo de enriquecimiento como cargas. Esto se llama lógica NMOS de carga de agotamiento .

El MOSFET fue inventado por el ingeniero egipcio Mohamed M. Atalla y el ingeniero coreano Dawon Kahng en los Laboratorios Bell en 1959, y demostrado en 1960. ^{[ 3 ]} Fabricaron dispositivos PMOS y NMOS con un proceso de 20  μm . Sin embargo, los dispositivos NMOS no eran prácticos, y solo los de tipo PMOS resultaron prácticos. ^{[ 4 ]}

En 1965, Chih-Tang Sah , Otto Leistiko y Andrew Grove, de Fairchild Semiconductor, fabricaron varios dispositivos NMOS con longitudes de canal entre 8  μm y 65  μm. ^{[ 5 ]} Dale L. Critchlow y Robert H. Dennard, de IBM , también fabricaron dispositivos NMOS en la década de 1960. El primer producto NMOS de IBM fue un chip de memoria con 1 kb de datos y un tiempo de acceso de 50 a 100 ns , que entró en producción a gran escala a principios de la década de 1970. Esto llevó a que la memoria de semiconductores MOS reemplazara a las tecnologías de memoria bipolares y de núcleo de ferrita anteriores en la década de 1970. ^{[ 6 ]} 

Los primeros microprocesadores a principios de la década de 1970 fueron procesadores PMOS, que inicialmente dominaron la industria de los microprocesadores . ^{[ 7 ]} En 1973, el μCOM-4 de NEC fue un microprocesador NMOS temprano, fabricado por el equipo LSI de NEC , compuesto por cinco investigadores liderados por Sohichi Suzuki. ^{[ 8 ] [ 9 ]} A finales de la década de 1970, los microprocesadores NMOS habían superado a los procesadores PMOS. ^{[ 7 ]} Los microprocesadores CMOS se introdujeron en 1975. ^{[ 7 ] [ 10 ] [ 11 ]} Sin embargo, los procesadores CMOS no se volvieron dominantes hasta la década de 1980. ^{[ 7 ]}

La CMOS era inicialmente más lenta que la lógica NMOS, por lo que NMOS se utilizó más ampliamente para computadoras en la década de 1970. ^{[ 12 ]} El chip de memoria CMOS Intel 5101 (1 kb SRAM ) (1974) tenía un tiempo de acceso de 800 ns , ^{[ 13 ] [ 14 ]} mientras que el chip NMOS más rápido en ese momento, el chip de memoria HMOS Intel 2147 (4 kb SRAM) (1976), tenía un tiempo de acceso de 55/70 ns. ^{[ 12 ] [ 14 ]} En 1978, un equipo de investigación de Hitachi dirigido por Toshiaki Masuhara introdujo el proceso Hi-CMOS de doble pozo, con su chip de memoria HM6147 (4 kb SRAM), fabricado con un proceso de 3 μm . ^{[ 12 ] [ 15 ]} El chip Hitachi HM6147 logró igualar el rendimiento ( acceso de 55/70 ns) del chip Intel 2147 HMOS, mientras que el HM6147 también consumía significativamente menos energía (15 mA ) que el 2147 (110 mA). Con un rendimiento comparable y un consumo de energía mucho menor, el proceso CMOS de doble pozo acabó superando al NMOS como el proceso de fabricación de semiconductores más común para ordenadores en la década de 1980. ^{[ 12 ] [ 7 ]}        

• Contenido multimedia relacionado con MOS en Wikimedia Commons